TESIS
IT2007
665
V.1

UNIVERSIDAD CATÓLICA ANDRÉS BELLO
FACULTAD DE INGENIERÍA
ESCUELA DE TELECOMUNICACIONES

"DISEÑO DE UN SEMÁFORO INALÁMBRICO, SOPORTADO POR UN SUBSISTEMA DE LA PLATAFORMA DE CONTROL DE TRÁFICO PISACOTA"

TRABAJO ESPECIAL DE GRADO

Presentado ante la

UNIVERSIDAD CATÓLICA ANDRÉS BELLO

Como parte de los requisitos para optar al título de

INGENIERO EN TELECOMUNICACIONES

REALIZADO POR	Marian Gómez Carolina Mas
PROFESOR GUÍA	Iñaki Mendizabal
FECHA	Caracas, 21 de febrero del 2007

Resumen

El presente Trabajo Especial de Grado, titulado "**Diseño de un semáforo inalámbrico, soportado por un subsistema de la plataforma de control de tráfico PISACOTA",** consiste en el diseño de una comunicación inalámbrica, para el control de semáforos, formando parte del proyecto PISACOTA (**P**lataforma **I**ntegrada para el **S**eguimiento, **A**nálisis y **CO**ntrol del **T**ráfico **A**utomotor), el cual busca ser una alternativa destinada a mitigar los efectos del congestionamiento del tráfico vehicular. Este subsistema está compuesto por 5 unidades: Unidad de Simulación de Central (USC), Unidad de Transmisión Inalámbrica (UTI), Unidad de Control de Intersección (UCI), Unidad de Control de Semáforo (UCS) y prototipos de semáforos.

Una vez esquematizado el diagrama general del sistema y elegidos los dispositivos que conformarían cada unidad, considerando el protocolo de comunicación "central-intersección", previamente acordado con los encargados de desarrollar el software de la Central; se procedió a realizar los diagramas de flujo de los microcontroladores y el diagrama esquemático de los circuitos impresos. Debido a que la central no cuenta actualmente con todas las herramientas necesarias para la integración de este subsistema, fue necesario complementarlo con el desarrollo de una aplicación que permitiera introducir y observar los datos manejados por la central.

Por consiguiente todo el proceso metodológico establecido, junto con las actividades de investigación, reuniones, visitas y desarrollo, elaborado en estos últimos meses, permitieron obtener un subsistema capaz de controlar una intersección sincronizada, compuesta por 4 semáforos vehiculares y 4 semáforos de peatones, dotados de dos botones (alarma y peatones). Así como también, capaz de reportar a la Central, el estado de la conexión con cada una de las Unidades de Control de Semáforo (UCS) y las solicitudes de alarma y paso de peatones. Este reporte se visualiza a través de la aplicación USC, encargada de simular las características de la central, necesarias para este subsistema.

Palabras claves: microcontrolador, tecnología inalámbrica, PISACOTA, semáforo, sincronismo.

Índice General

Introducción 1

Capítulo I 2

Planteamiento del Proyecto 2

I.1.- Planteamiento del Problema 2

I.2.- Objetivos 4

1.2.1.- General 4

1.2.2.- Específicos 4

I.3.- Alcance y Limitaciones 5

Capítulo II 7

Marco referencial o teórico 7

Capítulo III 25

Metodología y Desarrollo 25

III.1.- Diseño del sistema de control de semáforos inalámbrico 26

III.2.- Selección del microcontrolador a emplear para el control de intersección y su justificación 27

III.3.- Selección del microcontrolador a emplear para el control de los semáforos y su justificación 29

III.4.- Selección de la Tecnología inalámbrica a emplear y su justificación 30

III.5.- Comunicación USC - UTI 32

III.6.- Comunicación UCI – UCS 33

III.7.- Formato de tramas 34

III.8.-Unidad de Simulación de la Central (USC) 36

III.9.- Programación del microcontrolador SILABS C8051F120 37

III.10.-Programación del microcontrolador 16F877 41

III.11.-Elaboración de los circuitos impresos 45

III.12.-Pruebas 48

III.13.-Análisis de Costos 50

Capítulo IV 54

Resultados 54

IV.1.- Unidad de Simulación de la Central (USC) 54
IV.2.- Hardware del Sistema 57
IV.2.1.- Unidad de Transmisión Inalámbrica 57
IV.2.2.- Unidad de Control de Intersección (UCI) 57
IV.2.3.- Unidad de Control de Semáforo (UCS) 58
IV.2.4.- Prototipo de semáforo 60
IV.3. Montaje final del prototipo del Sistema. 61
IV.4. Especificaciones del sistema 63
IV.5.- Reporte de fallas detectadas en las pruebas efectuadas 63

Capítulo V 65

Conclusiones y recomendaciones 65

V.1.- Conclusiones 65
V.2.- Recomendaciones 66
Bibliografía 69
Apéndice A 71
kit C8051F12x-DK 71
Apéndice B 73
Código del Microcontrolador C8051F120 73
Apéndice C 91
Código del Microcontrolador F16877 91
Apéndice D 113
Construcción de Circuitos impresos 113
Apéndice E 117
Layout de circuitos impresos 117
Apéndice F 120
Pruebas 120

Apéndice G 124
Tablas de Costos Detallado 124
Apéndice H 127
Glosario 127
Anexo A 133
Extracto de la Norma Venezolana. COVENIN (2753:1999) 133
Anexo B 141
Extracto de la hoja de información del microcontrolador C8051F120 141
Anexo C 157
Extracto de la hoja de información del microcontrolador 16F877 157
Anexo D 171

Índice de Figuras

Figura 1.- .Modelo General del proyecto PISACOTA 3
Figura 2.-. Grupo de procesadores para recepción de señales 7
Figura 3.- Centro de control de emergencias 8
Figura 4.- Pantalla de plasma, secuencias de imágenes 9
Figura 5.- Pantalla representación del estado de cada intersección 9
Figura 6.- Maqueta de intersección para pruebas 10
Figura 7.- Caja de control 10
Figura 8. Arquitectura de la red CDMA 2000 22
Figura 9.- Diagrama del sistema 26
Figura 10.- Diagrama de Flujo de la USC 39
Figura 11.- Diagrama de Flujo de la UCI 40
Figura 12.- Programador PIPO2 41
Figura 13.- Diagrama de Flujo del Microcontrolador 16F877 42
Figura 14.- Diagrama esquemático de la UCS en SCH 46

Figura 16.- Ventana "Modo Automático" 54
Figura 17.- Ventana "Modo Manual" 54
Figura 15.- Ventana de la unidad de simulación de la central 54
Figura 19.- Ventana de la barra de herramientas "Ayuda" 56
Figura 20.- Módulo AnyData EMII-800 CDMA2000 1xRTT y sus componentes 57
Figura 22.- Diagrama esquemático de la Unidad de Control de Intersección 58
Figura 23.- Tarjeta impresa de alimentación. 59
Figura 25.- Tarjeta impresa del prototipo de semáforo de control vehicular 60
Figura 26.- Tarjeta impresa del prototipo de semáforo de luces de cruce para el control vehicular 60
Figura 27.- Tarjeta impresa del semáforo peatonal 60
Figura 28.- Prototipo del Sistema 61
Figura 29.- Secuencia de luces representada por los prototipo de semáforo 62

Índice de Tablas

Tabla 1.-Microcontroladores 28
Tabla 2.- PIC16F877 30
Tabla 3.-Tecnología inalámbrica y sus restricciones 31
Tabla 4.-Métodos de acceso en la tecnología celular. 32
Tabla 5.- Formato de tramas 35
Tabla 6.- Trama de comunicación UCI-UCS 36
Tabla 7.- Significado de cada Byte en trama de subida UCS- UCI 36
Tabla 8.- Inversión total por horas trabajadas 50
Tabla 9.- Inversión total (materiales) del Sistema para control de semáforo 51
Tabla 10.- Fallas detectadas en las pruebas. 64

Introducción

Con el fin de contribuir a la búsqueda de nuevas alternativas destinadas a mitigar los efectos de los congestionamientos de tráfico vehicular en la ciudad de Caracas, un grupo de investigadores adscritos al **C**entro de **I**nvestigación y **D**esarrollo de **I**ngeniería de la UCAB (CIDI) propone una **P**lataforma **I**ntegrada para el **S**eguimiento, **A**nálisis y **CO**ntrol del **T**ráfico **A**utomotor (PISACOTA). Entre uno de los subsistemas de PISACOTA se encuentra un semáforo inalámbrico, cuya secuencia es modificada según las señales de control transmitidas por la central y además puede reportar a la central sobre la presencia de peatones y de emergencias en la vía. Este subsistema está desarrollado en el presente documento, el cual presenta una división por capítulos.

El capítulo I define, el planteamiento problema, el objetivo general y los objetivos específicos propuestos para este trabajo especial de grado. Adicionalmente, se encuentra el alcance y las limitaciones del proyecto. En el capítulo II se desarrolla el marco teórico, donde se realiza una breve explicación de los sistemas de control de semáforos instalados en Caracas y posteriormente, en este capítulo se realiza un estudio de las tecnologías inalámbricas. En el capítulo III se describe la metodología a emplear en el proyecto, conformada por cinco fases: 1) Investigación y estudio, 2) Diseño y programación 3) Construcción del hardware, 4) Ensamblaje e implementación y 5) Pruebas; y seguidamente se encuentra el desarrollo del proyecto.

El capítulo IV está constituido por los resultados finales obtenidos en cada una de las fases, tales como: la unidad de simulación de la central, las unidades de control de semáforo y los prototipos de semáforos, tanto vehiculares como de peatones. Por su parte, en el capítulo V se exponen las conclusiones sobre los resultados obtenidos, además de ciertas recomendaciones que puedan mejorar el funcionamiento general del sistema. Adicionalmente, se encuentran los anexos y apéndices.

Capítulo I
Planteamiento del Proyecto

I.1.- Planteamiento del Problema

En el desarrollo y crecimiento de las grandes ciudades se ha dado importancia a las necesidades automovilísticas, no obstante el problema del tráfico las afecta notablemente. Tal es el caso de Caracas, Maracaibo, Mérida, Valencia, las cuales padecen los efectos nocivos de los congestionamientos vehiculares tales como la contaminación ambiental, calentamiento global, estrés, accidentes, entre otros. En los últimos años se ha llegado al límite del desarrollo de nuevas carreteras, autopistas y otras vías para disminuir el congestionamiento vehicular, por lo cual ha surgido la necesidad de buscar opciones menos costosas y más viables que permitan solucionar la molestia que ocasiona el tráfico vehicular comúnmente conocido como "cola".

Con el fin de contribuir a la búsqueda de nuevas alternativas destinadas a mitigar los efectos de los congestionamientos de tráfico vehicular en la ciudad de Caracas, un grupo de investigadores adscritos al **C**entro de **I**nvestigación y **D**esarrollo de **I**ngeniería de la UCAB (CIDI) proponen una **P**lataforma **I**ntegrada para el **S**eguimiento, **A**nálisis y **CO**ntrol del **T**ráfico **A**utomotor (PISACOTA), proyecto que está siendo desarrollado actualmente por estudiantes de la Universidad Católica Andrés Bello; encontrándose esta plataforma a cargo del Profesor Ángel Aponte.

PISACOTA, como se observa en la figura 1, se encuentra distribuida en varios subsistemas, donde cada uno está siendo desarrollado por distintos investigadores, algunos como Trabajos Especiales de Grado. Uno de los subsistemas consiste en una Unidad de Transmisión Inalámbrica para Estaciones Automatizadas de Adquisición de Datos de Tráfico (EAADT), el cual se encargaría de recopilar información que describa el congestionamiento vehicular en ciertas zonas de Caracas. Otro subsistema consistiría en la Gestión y Monitoreo

del Tránsito a través de Semáforos Inteligentes, incluido en el CEntro de COntrol inteligente de Tránsito Automotor (CECOTA) que sería donde se ejecutarían los algoritmos de control de semáforos.



Figura 1.- .Modelo General del proyecto PISACOTA
Fuente: Documentación del proyecto PISACOTA, 2006

Adicionalmente otro de los subsistemas sería un semáforo inalámbrico, desarrollado en este Trabajo Especial de Grado, cuya secuencia sería modificada según las señales de control transmitidas por la central (CECOTA). El semáforo también se encontraría dotado de dos pulsadores, uno de ellos para transmitir a la central información sobre la presencia de peatones, que podrán ser accionados por los transeúntes, y el otro para transmitirle a la Central señales de alarma tales como accidentes y emergencias.

I.2.- Objetivos

1.2.1.- General

- Diseñar un semáforo inalámbrico como parte de la plataforma de control de tráfico PISACOTA

1.2.2.- Específicos

- Estudiar los antecedentes de sistemas de control de tráfico inteligentes.
- Estudiar el funcionamiento de los semáforos y sus parámetros a controlar.
- Elaborar un análisis de costos de los dispositivos eléctricos y electrónicos a utilizar
- Comparar las tecnologías inalámbricas existentes para seleccionar la más adecuada, económica y confiable.
- Diseñar una tarjeta de control local que permita recibir y enviar señales entre la central y el semáforo.
- Integrar el medio de comunicación inalámbrico, la tarjeta de control local y las partes eléctricas del semáforo.
- Construir un prototipo del semáforo inalámbrico para realizar las pruebas pertinentes

I.3.- Alcance y Limitaciones

Este Trabajo Especial de Grado incluye la aplicación de una tecnología inalámbrica para transporte de datos, una tarjeta de control de intersección y una tarjeta de control de semáforo, encargadas de recibir los comandos de la central para controlar la secuencia del mismo y transmitir a dicha central las señales de alarma y paso de peatones para la toma de decisiones adecuadas del semáforo. Adicionalmente se diseñaron y construyeron tarjetas de circuito impreso, para la alimentación del sistema, la demostración del sincronismo y el encendido de las luces.

Este Trabajo Especial de Grado no incluye algoritmos para la agilización del tráfico, el comportamiento del semáforo va a depender especialmente de los datos enviados desde la Central. Debe aclararse que tanto la central como la adquisición de los datos de flujo vehicular recopilados no son parte de este Trabajo Especial de Grado sino que esos subsistemas están siendo desarrollados por otros equipos de trabajo. No obstante, actualmente, el algoritmo de la Central no se encuentra desarrollado totalmente; para solventar este inconveniente, se programó una aplicación que permite introducir la secuencia de datos a enviar y reportar al usuario el estado de los parámetros de la intersección.

Al realizar la búsqueda de información sobre estadística de tráfico automotor se encontraron dos métodos principales para el conteo de tránsito: la observación manual y la recolección mecánica o automática (Dávalos y Guerra, 1997), los cuales permiten determinar los tiempos necesarios para cada caso particular. En vista de que estos estudios deben ser realizados por observadores entrenados; los tiempos usados para los parámetros de control en las pruebas fueron dimensionados arbitrariamente.

En este Trabajo Especial de Grado se consideró solamente el desarrollo de las partes eléctricas, electrónicas y el medio de comunicación, no así las partes mecánicas o estructurales del semáforo.

El prototipo construido del semáforo inalámbrico fue empleado para pruebas de laboratorio.

Capítulo II
Marco referencial o teórico

II.1.- Antecentes

En la visita al Departamento de Tránsito de Chacao, el cual forma parte del Instituto Autónomo de Tránsito, Transporte y Circulación del Municipio Chacao (IATTC), se pudo observar que se encuentra conformado por cuatro salas diferentes, cada uno con su función predefinida:

Sala de recepción y procesamiento de imágenes e información

En este departamento se encuentran los MODEM y servidores (Figura 2) que se encargan de recopilar, procesar y transmitir la información enviada por cada uno de los dispositivos (semáforos, cámaras, etc) ubicados de forma estratégica en importantes calles y avenidas del municipio.

Figura 2.-. Grupo de procesadores para recepción de señales

Las cámaras cuyas imágenes son grabadas 24 horas y 365 días del año llegan a la sala por fibra óptica y forman parte del monitoreo vial, permitiendo la supervisión de la circulación vehicular y peatonal, brindando con ello información

rápida y efectiva a los cuerpos de seguridad, sobre siniestros o cualquier otra eventualidad.

Centro de Atención de llamadas al 171

En esta sala se encuentran representantes del cuerpo de Bomberos, tránsito, defensa civil y salud Chacao, dedicados a atender cada una de las llamadas de emergencias recibidas, en función de su especialidad y en caso de ser necesario, transmitir la llamada al departamento adecuado para la resolución del problema.

Sala del Centro integral de seguridad y emergencia:

En esta sala (Figura 3) se encuentran expuestas en pantallas de plasma (Figura 4) y televisores, las imágenes en secuencias y videos que son recibidas por el departamento anterior, las cuales verifica constantemente el personal de tránsito y defensa civil con la finalidad de captar anomalías y poder atenderlas en el menor tiempo posible.

Figura 3.- Centro de control de emergencias



Figura 4.- Pantalla de plasma, secuencias de imágenes

Departamento de Control de Semáforo:

Finalmente está el departamento de Control de Semáforo, en el cual se encuentra una pantalla que señala cuál es el estado de la comunicación con cada una de las intersecciones (Figura 5), así como también una maqueta de una intersección donde se prueban y verifican los posibles cruces (Figura 6).



Figura 5.- Pantalla representación del estado de cada intersección

Desde esta sala se dirige y monitorea un sistema que controla 63 intersecciones semaforizadas manejadas por controladores adquiridos en Canadá, los cuales también poseen sensores que miden el flujo vehicular, permitiendo adecuar los tiempos de los semáforos de acuerdo a éste; también poseen un

sistema de conteo del tránsito automotor que facilita los registros estadísticos. Los controladores se encuentran conectados a la sala central de tránsito (SCT), ubicada en el departamento de tránsito de Chacao, vía radio – MODEM (modelo 96SR Dataradio), los cuales trabajan en la banda UHF (4.7 - 4.9 MHz).

En este departamento se pudo observar el gabinete (Figura 7), que contiene: los radios, el control de potencia y el controlador de los semáforos inteligentes.



Figura 6.- Maqueta de intersección para pruebas



Figura 7.- Caja de control

En conversaciones con los funcionarios se pudo conocer que el principal inconveniente que presenta el sistema, se encuentra en el subsistema de la comunicación "Central – Semáforos", ya que en muchas ocasiones a la hora de ser necesario realizar cambios en la secuencia o estado de los semáforos, resulta complicado el establecimiento de la comunicación.

Se constató que en un día normal, los semáforos contienen cuatro planes prefijados diferentes según la hora del día: AM, meridiano, PM y nocturno, los cuales permanecen en funcionamiento constante a menos que se presente una emergencia y el departamento de control de semáforos decida intervenir. Esta planificación de los tiempos (programación de semáforos) es realizada por la unidad y será actualizada en caso de ser necesario por el personal autorizado. Lo cual limita la inclusión o modificación dinámica e inmediata de secuencias que se adapten al flujo vehicular del momento y a las situaciones imprevistas del municipio.

El Sr. Luís Sala, encargado de este departamento, informó que el mantenimiento de los semáforos del municipio Chacao y otras zonas de Caracas, se encuentran a cargo de SEMAVENCA. Empresa que también estuvo a cargo del "Proyecto de factibilidad de la coordinación y centralización de la red de semáforos del Municipio Chacao". Luego de conocer estos datos, se decidió contactar a dicha empresa con la intención de fijar entrevistas que permitieran la recopilación de información más específica sobre el funcionamiento de los semáforos y sus controladores.

SEMAVENCA (Semáforos de Venezuela C.A) es una empresa con más de 23 años de experiencia, dedicada al desarrollo de tecnología electrónica, enfocada principalmente a los controladores de tráfico, incluyendo también construcción de obras civiles e instalaciones eléctricas.

En la visita a esta empresa se obtuvo información de trabajos de grado realizados anteriormente en el área de instalación de semáforos y teoría de la semaforización, así como también algunas especificaciones de los controladores de tráfico y semáforos empleados actualmente.

Se conversó personalmente con el Sr. Arturo Fernández, Presidente de la empresa y el Sr. Oscar Navas, gerente de operaciones del área metropolitana, quienes dieron a conocer las siguientes características de los sistemas:

- Las fuentes de voltaje con las que trabajan las luminarias actuales poseen voltajes entre 80 y 120 Voltios, unidos a los valores estándares de potencia entre 70 y 150 W
- La vida útil de las luminarias convencionales tienen un promedio de vida de un año
- Tienen en proyecto trabajar con *leds* de alta luminosidad, los cuales cuentan con mayor brillo y requieren menor energía, permitiendo manejar voltajes DC menores, con un consumo de 20 mA aproximadamente, facilitando el uso de los paneles solares, al ser menor la energía y la potencia requerida, además de tener una vida útil comprendida entre cinco y ocho años.
- Se están realizando estudios para trabajar con energía solar como fuente alternativa a través del uso de paneles solares
- Hasta ahora todos los controladores diseñados poseen las unidades de control en un cajetín ubicado en zonas cercana a la intersección; estos se encargan de los tiempos prefijados, las decisiones de cambio y el control de potencia de cada una de las luminarias, lo cual requiere cableado de cobre individual para cada bombillo desde el cajetín hasta cada uno de los semáforos.
- Las instalaciones realizadas para cada intersección reciben muy poco mantenimiento por lo cual, si se desea realizar algún cambio en el sistema existente, sea cambio de cables, de semáforos o implementación de

controladores generalmente es necesaria la realización de una infraestructura totalmente nueva.

II.2.- DESCRIPCIÓN DE LOS SEMÁFOROS

El semáforo "es un dispositivo luminoso operado eléctricamente por un controlador y que visualmente comunica una acción o acciones preestablecidas al tránsito" (Covenin 2753:1999), ubicados generalmente en intersecciones para poder regular el flujo de vehículos y peatones en calles y carreteras. Tiene como funciones principales:

- Alternar el permiso de circulación entre una corriente vehicular o peatonal y otras.
- Regular la velocidad de los vehículos para mantener la circulación continua.
- Controlar la circulación por canales.
- Reducir el número de accidentes y colisiones, ocasionados generalmente en intersecciones
- Generar orden en el tráfico

Los semáforos, al ser un mecanismo de regulación de flujo, pueden estar destinados a controlar tres grandes grupos de usuarios, lo cual se puede apreciar en el siguiente diagrama.

Semáforos para el control del tránsito de vehículos
- Semáforos pre-sincronizados o de tiempos predeterminados.
- Semáforos accionados o activados por el tránsito.

- Semáforos para pasos peatonales
  - Semáforos pre-sincronizados o de tiempos predeterminados.
  - Semáforos accionados o activados por el tránsito.
- Semáforos especiales
  - Semáforos de destello o intermitentes
  - Semáforos para regular el uso de carriles
  - Semáforos para puentes levadizos
  - Semáforos para maniobras de vehículos de emergencia
  - Semáforos y barreras para indicar la aproximación de trenes

II.2.1.- UNIDAD DE CONTROL DE SEMÁFOROS

La unidad de control, es un dispositivo que evolucionó, pasando de ser electromecánico a electrónico, y es el encargado de ordenar los cambios de fases en un semáforo. Su configuración se puede establecer para que procese información del tráfico, con el objeto de modificar los tiempos de las señales luminosas y adaptarlas al tráfico existente; se puede conectar a un centro de control para permitir el envío de información y de fallas en el semáforo, y también puede ser capaz de recibir señales de control.

II.2.2.- TIPOS DE CONTROL DE SEMÁFOROS

De acuerdo con el MTC (Perú) y Dávalos - Guerra (1.997), se elaboró la siguiente clasificación de algunas de las formas empleadas para el control de semáforos, explicadas a continuación:

II.2.2.1.- Semáforos No-interconectado

Es aquel donde el desfase de los controladores locales de cada intersección debe ser configurado previamente; y en caso de que se pierda el sincronismo debe ser programado nuevamente de forma manual. Es un sistema que carece de controlador maestro.

a.-Semáforos de tiempos predeterminados

Poseen un algoritmo donde las características de operación del semáforo (duración de cada señal, secuencia, etc.) permanecerán invariables ante la situación del tráfico, repitiéndose una y otra vez el mismo patrón. Si el administrador asi lo desea puede cambiar este modelo ingresando al algoritmo y modificándolo manualmente.

Es un tipo de control que de emplearse, debe buscar zonas donde las intersecciones presenten un patrón de tráfico relativamente estable y constante; y es muy útil para lograr la sincronización con los semáforos adyacentes que sean del mismo tipo.

b.- Semáforos coordinados en Base a Tiempo

Es un sistema de control de semáforos, donde se cambian los planes de temporización según el reloj interno del controlador.

c.- Semáforos activados por el tránsito

Estos semáforos presentan planes de tiempo prefijados, cuyo funcionamiento dependerá de las fluctuaciones del tráfico existentes en la zona. El cambio de plan será activado por medio de los sensores ubicados en cada acceso de la intersección, que permiten un control totalmente accionado, teniendo la prioridad de paso el corredor principal.

d.- Semáforos para peatones

Son semáforos destinados a dirigir exclusivamente la circulación de peatones en una intersección y deben trabajar sincronizadamente con los semáforos para vehículos. Estos semáforos brindan dos tipos de información, expresada a través de los dos lentes que posee, uno rojo y otro verde, los cuales indican las señales de "ALTO" y PASE" respectivamente.

II.2.2.2- Semáforos Interconectados

Son aquellos semáforos cuyos controladores locales poseen la capacidad de establecer comunicación con un centro de operaciones encargado de recibir y almacenar la información, procesarla y/o efectuar los cambios pertinentes en la secuencia del semáforo.

a.-Semáforos sensibles al tránsito

Generalmente es un sistema formado por varios planes de tiempo prefijados. Se colocan detectores de tránsito para tomar muestra de volúmenes de tránsito por sentido; y estos volúmenes a su vez se usan para determinar el ciclo que debe entrar a operar.

b.- Control computarizado de semáforos

Es el método más sofisticado, emplea al computador para controlar, operar y/o supervisar el sistema de semáforos. Los planes de tiempo ó secuencias se pueden proporcionar en una variedad de formas dependiendo de las necesidades específicas. Este método está conformado por un computador central, una red de comunicaciones (vía cable, teléfono, radio o una combinación de medios) y el equipo de control de campo (controladores, detectores, etc).

II.3.- MICROCONTROLADORES

Un microcontrolador es un circuito integrado o chip que incluye en su interior las tres unidades funcionales de una computadora: CPU, Memoria y Unidades de E/S, es decir, se trata de un computador completo en un solo circuito integrado. Sus prestaciones son limitadas, pero su característica principal es su alto nivel de especialización. Difiere de un CPU normal en que es más fácil convertirlo en un controlador en funcionamiento, con un mínimo de chips externos de apoyo. La idea es que solo sea necesario que el chip se coloque en el dispositivo, conectado a la fuente de energía y de información necesaria. Un microprocesador tradicional no permitiría hacer esto, ya que espera que todas estas tareas sean manejadas por otros chips.

Generalmente este chip incluye un procesador o CPU (Unidad Central de Procesamiento), una memoria RAM para contener los datos, una memoria tipo ROM / PROM / EPROM / FLASH para el programa, varias líneas de E/S para controlar los periféricos, encargados de manejar: comunicación serial, comunicación paralelo, temporizadores, conversores A/D y D/A, watchdog, oscilador externo, comparadores analógicos, entre otros y una unidad Lógico Aritmética (ALU).

La arquitectura de un microcontrolador puede ser RISC (reducido) o CISC (complejo), lo cual dependerá del número de instrucciones que pueda manejar; siendo definido el conjunto de estas instrucciones por el modelo y por el fabricante.

II.4.- TECNOLOGÍA INALÁMBRICA

En estos últimos años, la comunicación inalámbrica ha evolucionado notablemente, desde el uso masivo de teléfonos móviles hasta acceso a Internet, lo cual apunta a seguir apostando a convertir el aire en el mejor medio de transporte de datos.

Los sistemas de comunicación inalámbricos utilizan el aire como medio de transporte, y su característica principal es complementar, y en algunos casos, reemplazar los sistemas de comunicación alámbricos.

Entre las características principales de los sistemas de comunicación inalámbrica se encuentran:

Economía y rapidez en la instalación: existen múltiples casos en que es más económico implementar una solución inalámbrica, en reemplazo a un cableado o como extensión de una red alámbrica: en lugares tales como edificios, oficinas, campamentos provisionales, plantas libres de gran tamaño, etc.

Reutilización de infraestructura: en algunas industrias es necesario reconfigurar la distribución física de una red de datos, o incluso, cambiar de lugar las instalaciones frecuentemente, en estos casos, las comunicaciones inalámbricas proveen una solución eficiente en costo que permite la reutilización de la inversión.

Configuración de red rápida y sencilla: este tipo de instalaciones produce una reducción en la cantidad de cable a utilizar.

Flexibilidad de instalación: los sistemas de comunicación inalámbricos pueden instalarse en lugares donde no es posible colocar cables, y facilitan las configuraciones transitorias y los traslados. Esto es una gran ventaja debido a que los semáforos no poseen una infraestructura amplia en sus alrededores.

Capacidad de ampliación: La expansión y la reconfiguración de los sistemas se efectúan sin complicaciones y es posible agregar usuarios al sistema simplemente instalando un adaptador del sistema local inalámbrico en el dispositivo cliente.

Actualmente existe una variedad de tecnologías inalámbricas, sin embargo sólo se explicarán brevemente, aquellos sistemas que debido a sus características puedan ser considerados para implementarse en este proyecto.

II.4.1.- Infrarrojo:

La luz infrarroja es muy usadas en comunicaciones de corto alcance, éstas requieren línea de vista entre el transmisor y el receptor, y por lo tanto los equipos deben ser direccionales. Las frecuencias utilizadas en esta banda no permiten atravesar los objetos sólidos; lo que puede verse como una ventaja debido a que un sistema infrarrojo no interferirá un sistema similar adyacente; ó puede ser una desventaja ya que limita el área de operación. Adicionalmente la comunicación con infrarrojo siempre será uno a uno, restringiendo las configuraciones punto – multipunto.

II.4.2. -Wi-Fi:

Wi-Fi (Wireless Fidelity) es un conjunto de estándares para redes inalámbricas basado en las especificaciones IEEE 802.11, y representa a su vez una marca de la *Wi-Fi Alliance* (anteriormente la *Wireless Ethernet Compatibility Alliance*), la organización comercial que prueba y certifica que los equipos cumplen los estándares IEEE 802.11x. A pesar de que fue creado

para ser utilizado en redes locales inalámbricas, en la actualidad es cada vez más frecuente su utilización para el acceso a Internet. Sin embargo su radio de operación se mantiene en el orden de los 100 metros aproximadamente.

Entre los estándares 802.11 existen diferencias tales como su banda de frecuencia de operación y su velocidad de transmisión. Dependiendo de si se escoge 802.11a, 802.11b o 802.11g se opera en la banda de frecuencias de 5.8 Ghz en el primer caso, y en la de 2.4 Ghz en los dos últimos(Para Venezuela). Esta diferencia se evidencia en la asignación del espectro en la banda elegida, lo cual repercute en la selección de los equipos a utilizar.

II.4.3.- Wi-Max:

Wi-Max (*Worldwide Interoperability for Microwave Access*), es una tecnología basada en el estándar 802.16, que ofrece conectividad para redes metropolitanas inalámbricas de banda ancha, con un alcance de hasta 50-60 km y con velocidades de hasta 70 Mbps.

El desarrollo de esta tecnología tiene varios años en proceso, pero fue en el año 2002 que surge la primera versión 802.16, basada en enlaces fijos de radio con línea de vista y empleando varias frecuencias en la banda de 10 a 66 Ghz. Para el año 2003 surge la segunda versión 802.16a y es aquí cuando se ratifica como una tecnología de banda ancha inalámbrica alcanzando los 70 Km. de cobertura y operando en la banda de 2 a 11 Ghz. Wi-Max permite las topología punto a multipunto y no requiere línea de vista directa.

Según Fernández, A (mayo 2006), Wi-Max presenta una serie de desventajas tales como la falta de un marco regulatorio adecuado, algoritmos y funciones de procesamiento complicados que incrementarían los costos, niveles altos de potencia, ausencia de elementos esenciales para lograr una red móvil eficiente.

II.4.4.- Tecnología celular:

Dentro de este apartado, se desarrollan tres tecnologías que coexisten actualmente en Venezuela, los cuales son:

II.4.4.1.- TDMA

Time Division Multiple Access, o acceso múltiple por división de tiempo, es una tecnología inalámbrica de segunda generación para teléfonos móviles celulares; su técnica se basa en la división de un único canal de radio en ranuras de tiempo (*time slots*); y en la asignación determinística de cada una de estas ranuras a los usuarios del sistema. La información de cada abonado pasará previamente por un proceso de compresión de voz digital, lo que permite a múltiples usuarios compartir un canal común utilizando un orden temporal. Con esta tecnología se requiere un ancho de banda de 30 Khz., que admite transportar de 3 a 6 conversaciones por portadora, dependiendo de la calidad de señal deseada.

Uno de los principales problemas con TDMA es que está sujeto a la distorsión por múltiples trayectorias (*mutipath*). Una señal procedente de una torre, podría haber rebotado por varios edificios antes de llegar a la unidad, lo que puede causar interferencia en la señal, generando así un problema relevante en las grandes ciudades.

II.4.4.2.- CDMA 2000

'CDMA2000 es un estándar digital que, en propuesta inicial, ofrecía velocidades de datos de alrededor de 14,4 Kbps vía conmutación de paquetes y vía conmutación de circuitos. Es un método de transmisión móvil celular de espectro extendido que permite a varios usuarios compartir el mismo espectro de radiofrecuencia por asignación de un código único a cada usuario activo. (Ericsson, 2005)

El estándar CDMA2000 está evolucionando para ofrecer continuamente nuevos servicios en una portadora estándar de 1.25 MHz. La primera fase de CDMA2000 es *1 time Radio Transmission Technology* (1xRTT, por sus siglas en inglés) la cual entrega transmisión de datos desde 144 Kbps. La fase dos, llamada *1 time Evolution* (1xEV, por siglas en inglés) provee transmisiones mayores a los 2 Mbps.

CDMA2000 Fase I: La norma 1xRTT establece datos en paquetes a 144 Kbps en un entorno móvil. Las características disponibles representan un incremento doble, tanto en la capacidad para voz como en el tiempo de operación en espera, así como una capacidad de datos de más de 300 Kbps y servicios avanzados de datos en paquetes. 1x se refiere a la implementación de CDMA2000 dentro del espectro existente para las portadoras de 1.25MHz de *cdmaOne*. El término técnico se deriva de N = 1 (es decir, el uso de la misma portadora de 1.25MHz de *cdmaOne*) y el 1x significa una vez 1.25MHz. (Qualcomm, 2004). La Figura 8 muestra la arquitectura de la red CDMA 2000 para ofrecer la norma 1xRTT.



Figura 8. Arquitectura de la red CDMA 2000 para brindar la norma 1xRTT.

Fuente: CDMA Network Evolution to CDMA2000, Convedia, 2004).

Dentro de la primera fase, existe una evolución en donde se usan tres portadoras de 1,25 MHz en un sistema multiportadora para prestar servicios de banda ancha de 3G, el cual se conoce como 3XRTT.

CDMA2000 Fase II: El sistema 1xEV-DO (portadora 1X, EV -*Evolution*-, DO -*Data Only*-) propuesto por Qualcomm es una evolución optimizada para transmisión de paquetes de CDMA2000. Soporta servicios asimétricos no sensibles al retardo (típicamente navegación por Internet). No soporta servicios simétricos sensibles al retardo (servicios conversacionales o de voz). El transporte está basado en tecnología IP. El sistema, además, mantiene la compatibilidad con los estándares IS- 95 y CDMA 2000 1XRTT. Las velocidades de datos estandarizadas son para el enlace descendente de 2.457,6 Kbps y para el enlace ascendente de 153,6 Kbps. (Qualcomm, 2004).

II.4.4.3.- GSM

El Sistema Global para las Comunicaciones Móviles como sería la traducción de su nombre "Global System for Mobile communications", formalmente conocido como "Group Special Mobile" (GSM, Grupo Especial Móvil) es un estándar para teléfonos móviles desarrollado por la ETSI para proveer un único modelo a los países europeos que lograra ofrecer una mayor cantidad de usuarios, mejor calidad, facilidades para las transmisión de voz y datos y suministrar la cobertura en su totalidad del territorio europeo, corrigiendo con esto las limitaciones que existían por el uso de diversas normas de telefonía celular analógica no compatibles entre ellas. El estándar fue creado por la CEPT y posteriormente desarrollado por ETSI .

Entre las características resaltantes de GSM se encuentra la seguridad del sistema, lograda a través de los mecanismos de autenticación y

privacidad; que en conjunto con el uso de algoritmos de criptografía se emplean para autenticar al usuario y cifrar las conversaciones. Además consta de un módulo de identificación del abonado llamado SIM (*subscriber identity module*).

Para establecer y mantener las comunicaciones entre las terminales móviles y las estaciones bases (BS) de la red, se emplea TDMA (Time Division Multiple Access) con baja utilización de frecuencia (*frequency hopping*) entre canales. Se manejan paquetes de datos a tiempos predeterminados en una frecuencia específica. De modo tal que se lleven a cabo varias conversaciones en forma simultánea empleando la misma frecuencia pero distintos *time slot.*

La implementación de este sistema requiere de dos bandas de frecuencia de 25 Mhz. cada una, para el canal de subida (*Uplink*) y para el canal de bajada (*Downlink)*, una separación entre canales de 200Khz, lo que generará 124 portadoras y podrá transportar de 8 a 16 conversaciones por portadora. (Contreras, M., Octubre 2006)

GSM tiene cuatro versiones principales basadas en la banda: GSM-850, GSM-900, GSM-1800 y GSM-1900. GSM-900 (900 MHz) y GSM-1800 (1,8 GHz), son utilizadas en gran parte del mundo, salvo en Estados Unidos, Canadá y el resto de América Latina, en donde se emplea GSM-850 y GSM-1900 (1,9 GHz), ya que en EE.UU. las frecuencias de 900 y 1800 MHz están ocupadas para usos militares. Inicialmente, GSM trabajó en 900 MHz, posteriormente las redes de telecomunicación pública utilizaron 1800 y 1900 MHz, con lo cual es habitual que los teléfonos móviles celulares de hoy en día sean tribanda. En el caso de Venezuela se utiliza el rango de 890-915 MHz para *Uplink* y de 935-960 para *Downlink.*

Capítulo III
Metodología y Desarrollo

El Trabajo Especial de Grado se dividió en cinco fases, la primera de ellas completamente teórica y abarcó el estudio de los antecedentes en cuanto a la construcción de semáforos y sistemas ya instalados; la segunda etapa implicó la selección de un método confiable de transporte de datos entre la central y la intersección, así como también incluyó la selección de los microcontroladores; la tercera, consistió en la programación de los microcontroladores; la cuarta en el diseño y construcción de las tarjetas requeridas; y la quinta, conformó la integración del método de transporte con las diferentes tarjetas, la realización de pruebas de laboratorio y la detección y corrección de las fallas presentadas.

Para la primera fase del Trabajo Especial de Grado se realizaron trabajos de investigación, observación y recopilación de información, con el fin de estudiar el funcionamiento de sistemas de comunicación inalámbricos.

En la segunda etapa se investigó sobre los diversos métodos inalámbricos que puedan transportar los datos entre la central y los semáforos de manera de compararlos, según criterios de confiabilidad, disponibilidad y costos de instalación, con los cuales se construyeron cuadros comparativos con ventajas y desventajas, permitiendo seleccionar el método más adecuado. Se concluyó que la mejor alternativa es la tecnología móvil celular; debido a que no requiere línea de vista, ni presenta problemas de alcance y ofrece cobertura en gran parte del territorio Venezolano. Igualmente se realizaron cuadros comparativos con ventajas y desventajas para la selección de los microcontroladores adecuados para el proyecto, según criterios de capacidad, disponibilidad y velocidad.

La tercera fase se basó en la programación de los microcontroladores y el establecimiento de los protocolos a utilizar en la comunicación entre los dispositivos del sistema.

La cuarta etapa fue orientada hacia el diseño de la tarjeta de control de semáforos, la tarjeta de alimentación y las tarjetas de los prototipos de semáforos, tanto vehiculares como peatonales.

Por último se encuentra el período de construcción en la cual se armó el subsistema con la integración del medio de comunicación inalámbrico y las diferentes tarjetas para realizar las pruebas de laboratorio pertinentes.

III.1.- Diseño del sistema de control de semáforos inalámbrico

Como se muestra en la Figura 9, se presenta un sistema de comunicación bidireccional; donde la información será enviada por dos canales, uno denominado canal de bajada *(Downlink)* y el otro denominado canal de subida *(Uplink)*.



Figura 9.- Diagrama del sistema

Central – Intersección *(Downlink)*

Las señales de información con la secuencia de los semáforos, se originarán principalmente desde la central teniendo como destino la Unidad de Control de Semáforo (UCS).

Intersección – Central *(Uplink)*

Las señales de información hacia la central (USC), se originarán desde la unidad de control de semáforo (UCS), por medio de los dos botones manuales para cada semáforo, destinados al anuncio de solicitud de paso de peatones y a la señal de alarma.

Intersección

Para el diseño de la intersección a controlar, se estudió la Norma Venezolana COVENIN 2753:1999, cuyo artículo 4.2.1 establece que "la unidad de control debe ser de diseño modular mediante tarjetas desenchufables y fácilmente accesibles para mantenimiento". Por esta razón y otras recomendaciones externas se decidió dividir el manejo de la intersección en 3 módulos principales:

- Módulo de comunicación inalámbrica central- intersección
- Módulo de control de intersección
- Módulo de control de semáforo

Para la elaboración de cada uno de los módulos, fue necesaria la elección de los dispositivos a utilizar, así como también el método y la tecnología para la transmisión inalámbrica.

III.2.- Selección del microcontrolador a emplear para el control de intersección y su justificación

Con el fin de seleccionar el microcontrolador más adecuado a emplear en la Unidad de Control de Intersección (UCI), se elaboró la Tabla 1, la cual engloba cuatro modelos equivalentes en cuanto a las características necesarias para la aplicación. En esta tabla se comparan las características más relevantes de cada modelo, requeridas en el proyecto.

Microcontrolador	INTEL 8051	MOTOROLA MC68HC908GP 32	PIC 18F4550	SILABS C8051F120(*)
Interrupciones	6	18	20	20
Temporizadores	3	3	4	5
Líneas E/S	32	33	35	32
Puerto Serial	1	1	1	2
Memoria FLASH	32KBytes	32KBytes	32KBytes	64 KBytes
Memoria RAM	512 Bytes	512 Bytes	2KBytes	8 KBytes
Memoria EEPROM	-	(flash)	256Bytes	(flash)
Lenguaje de programación	Assembler	Assembler/ Lenguaje C	Assembler / Lenguaje C	Assembler / Compilador de C

Tabla 1.-Microcontroladores

(*) Basado en la arquitectura del Intel 8051

El microcontrolador seleccionado fue el **SILABS C8051F120(*)**, debido a que cuenta con dos puertos de comunicación serial lo cual facilita la implementación de la comunicación bidireccional con las dos unidades, el Modem y las unidades de control de semáforo UCS, y además ofrece mayor número de temporizadores, memoria y suficientes interrupciones.

Otra ventaja es que el fabricante unido a la posibilidad de trabajar con Lenguaje de alto nivel o bajo nivel de manera eficiente, ofrece un kit de herramientas que facilita: la inclusión del software al microcontrolador, la emulación del dispositivo cuando esté en marcha y una tarjeta impresa que ofrece conexiones con los puertos de entrada y salida.

Adicionalmente, la implementación de este microcontrolador permitiría unificar el proyecto PISACOTA a nivel del establecimiento de la comunicación y la utilización de un dispositivo con ciertas características adaptadas al sistema que se encuentra en desarrollo; debido a que también fue el dispositivo utilizado por los encargados de desarrollar otro de los subsistemas de la plataforma, cuyo trabajo se titula "Unidad de transmisión inalámbrica para estaciones automatizadas de adquisición de datos de tráfico automotor".

III.3.- Selección del microcontrolador a emplear para el control de los semáforos y su justificación

Dada la necesidad de comunicación serial con un solo dispositivo, se realizó una comparación de modelos similares de las distintas casas para la selección del microcontrolador. En esta comparación se emplearon modelos de menor nivel a los considerados en el punto anterior, dado que estos cubren las necesidades requeridas.

Se observó que el dispositivo Motorola posee prestaciones favorables en casi todos los aspectos, sin embargo las características del PIC16F877 (Ver tabla 2) resultan suficientes, además de poseer las siguientes razones para su selección:

- Fácil adquisición en el mercado Venezolano y precio inferior a los demás, lo cual sería vital en caso de realizar la implantación del subsistema.
- Experiencia previa con la tecnología de microchip y disponibilidad de programadores, como el PIPO2, necesario para grabar el código en el microcontrolador.
- Arquitectura similar y compatible pin a pin con modelos más avanzados de Microchip, como el PIC 18F4550, lo que facilitará el transporte del software diseñado para el PIC 16F877A a los de nueva generación en caso de ser necesario para la inclusión de nuevas funciones.

CARACTERÍSTICAS	16F877
Frecuencia máxima	DX-20MHz
Memoria de programa flash palabra de 14 bits	8KB
Posiciones RAM de datos	368
Posiciones EEPROM de datos	256
Puertos E/S	A,B,C,D,E
Número de pines	40
Interrupciones	14
Timers	3
Comunicaciones Serie	MSSP, USART
Juego de instrucciones	35 Instrucciones
Longitud de la instrucción	14 bits
Arquitectura	Harvard
CPU	Risc

Tabla 2.- PIC16F877

III.4.- Selección de la Tecnología inalámbrica a emplear y su justificación

Con el propósito de seleccionar la tecnología inalámbrica más adecuada para el proyecto, se estudiaron algunos sistemas presentes en el mercado tales como microondas, infrarrojo, WI-FI, Wi-Max y tecnología celular; donde los 4 primeros tuvieron que ser descartados por presentar limitaciones en las necesidades requeridas. Por medio de la Tabla 3 se pueden apreciar las restricciones de cada tecnología.

TECNOLOGÍA	RESTRICCIÓN
Microondas	• Requiere línea de vista
Infrarrojo	• Requiere línea de vista • Ondas de corto alcance
Wi-Fi	• Cobertura de 300 m
Wi-Max	• Está en proceso de estandarización • Equipos costosos

Tabla 3.-Tecnología inalámbrica y sus restricciones

Como resultado de esta investigación, se decidió, que la mejor alternativa es la tecnología móvil celular, debido a que no requiere línea de vista ni presenta problemas de alcance y ofrece cobertura en todas las áreas de interés, es decir, está implementada en gran parte del territorio Venezolano.

Dentro de la telefonía móvil celular, existen tres tecnologías que coexisten actualmente en Venezuela y para poder seleccionar la más adecuada, se elaboró una tabla comparativa donde se evaluaron los aspectos más relevantes de cada una. (Ver Tabla 4)

Tecnología	TDMA	CDMA	GSM
Esparcimiento del Canal	30KHz	1.250KHz	200KHz
Número de canales	333	20	125
Número de usuario por Canal	3/6	42 aprox. Dependen de interferencias	8/16
Índice Binario de Canal	48.6 Kbps	1.2288 Kbps	384 Kbps

Calidad de Servicio	Disminuye al estar asignando AB a CDMA	CDMA Ofrece mayor Seguridad que GSM	
Servicios	Voz y Datos	Voz, Data y Video	Voz, Data y Video
Cobertura	Nacional	Nacional	*Regional

Tabla 4.-Métodos de acceso en la tecnología celular.

* Para el momento de la selección de la tecnología a utilizar el servicio GSM estaba en manos de operadores diferentes y no se encontraba integrado a nivel nacional.

TDMA por su capacidad e índice binario del canal no presenta características atractivas al proyecto, y sus equipos se encuentran descontinuados. En Venezuela no existe ninguna operadora que actualmente ofrezca servicios apropiados a la aplicación por medio de esta tecnología.

El método de acceso seleccionado fue CDMA, debido a que la capacidad que presenta es 4 ó 5 veces mayor que la capacidad GSM, es más rápida en velocidad y transmisión, además de ofrecer una seguridad superior y un uso del espectro radioeléctrico más eficiente, como valor agregado cuenta con aproximadamente 19 millones de usuarios en el país y posee una tecnología integrada a nivel nacional. Otro factor determinante para la elección del sistema CDMA fue la facilitación de equipos y líneas de prueba por parte de la empresa Movilnet.

III.5.- Comunicación USC - UTI

La comunicación entre estos dos elementos se realiza a través del protocolo TCP / IP (CDMA2000 1xRTT), y a una velocidad de 144 Kbps.

Para definir el establecimiento de la conexión, se realizó un estudio detallado del equipo inalámbrico y su *datasheet* , conociendo que el procedimiento para

inicio de conexión debe realizarse a través de comandos "AT" enviados al servidor(central) por el modem, lo cual favorece el reporte de alarma y solicitud de paso de peatones en tiempo real.

Dadas estas condiciones la UCI se programó para iniciar la comunicación al presentarse alguna de estas señales (alarma o peatones). Adicionalmente el controlador se configuró con un temporizador, cuya interrupción inicia la conexión. Este tiempo predeterminado fue asignado de forma arbitraria dado que, como se explicó anteriormente, es necesario realizar un estudio con personal especializado para la determinación de los mismos.

En cuanto a la desconexión, la UCI también fue programada para iniciarla en cuanto se haya recibido toda la información requerida, evitando la ocupación del canal por períodos innecesarios.

III.6.- Comunicación UCI – UCS

La comunicación entre la UCI y la UCS se efectúa a una velocidad de 57,6 Kbps, y está conformada por tres bloques de información:

- Señal de secuencias: información que viaja desde la UCI hasta la UCS, en forma serial.

- Señal de sincronismo: byte que viaja desde la UCI hasta UCS por medio de una conexión vía hardware, y es el encargado de permitir la activación de los planes de tiempo en las unidades de control de semáforo.

- Señal de alarma, señal de solicitud de paso peatonal y señal de monitoreo: información que viaja desde la UCS hasta la UCI, en forma serial. Es importante destacar que el diseño del sistema, para este último bloque, también brinda la posibilidad de enviar la información en forma paralela a través del hardware.

III.7.- Formato de tramas

USC - UCI

Para el desarrollo de la Unidad de simulación de la central, se efectuaron varias reuniones con los integrantes del grupo PISACOTA, donde se discutió y se acordó el formato de las tramas que viajarían desde y hacia la central. Los campos se explican a continuación y el formato de las mismas se puede observar en la tabla 5.

Características:

- Cada campo tiene una longitud de 1 Byte
- Delimitador de inicio y fin de trama, el carácter "#"
- Id de la intersección: cada intersección tendrá un identificador único
- Id del semáforo: cada semáforo dentro de una intersección, tendrá un identificador único
- Tipo de trama: valor "0" trama de solicitud de paso de peatones, valor "1" trama de alarma, valor "2" respuesta de monitoreo
- SA: semáforo A
- SB: semáforo B
- SC: semáforo C
- SD: semáforo D

En la trama UCI-USC, los campos SA, SB, SC y SD pueden tomar el valor de "0" o "1", lo cual indicara inactividad o actividad, respectivamente, para cada uno de los tipos de trama; como se expone a continuación:

- Si el tipo de trama es igual a "0", la presencia de un "1", en un campo, indica que se ha accionado el botón de solicitud de peatones en ese semáforo.

- Si el tipo de trama es igual a "1", la presencia de un "1", en los cuatros campos indica la presencia de una alarma en la intersección
- Si el tipo de trama es igual a "2", la presencia de un"0", en un campo, indica falla de comunicación entre la UCI. y la UCS de ese semáforo.

Trama de bajada USC – UCI:

Longitud = 18 Bytes

#	ID de la Inter.	ID del semáforo	Sec1	Sec2	Sec3	Sec4	Sec5	Sec6	Sec7	t1	t2	t3	t4	t5	t6	t7	#

(a)

Trama de subida UCI – USC

Longitud = 8 Bytes

#	ID de la Inter.	ID del semáforo	Tipo de Trama	SA	SB	SC	SD	#

(b)

Tabla 5.- Formato de tramas
(a) Trama de bajada USC – UCI, (b) Trama de subida UCI - USC

UCI - UCS

Para el desarrollo de la Unidad de Control de Intersección (UCI), se definió el formato de la trama a transmitir desde la UCI hacia la UCS. Los campos, tiene el mismo significado que en el caso anterior, y el formato se puede observar en la tabla 6.

La trama de subida, está compuesta por un sólo *byte*; octeto que estará conformado, por el ID del semáforo que lo genera y un *bit* característico de la señal solicitada (monitoreo, paso peatonal ó confirmación de recepción de secuencia), que en conjunto generan un *byte* único, como se puede observar en la tabla 7. Para el caso de señal de alarma se definió un único octeto independiente

del semáforo que la genera, debido a que el interés en esta señal es a nivel de intersección y no de semáforo.

Trama de bajada UCI - UCS

Longitud = 18 Bytes

U	Tipo de Trama	ID del semáforo	Sec1	Sec2	Sec3	Sec4	Sec5	Sec6	Sec7	t1	t2	t3	t4	t5	t6	t7	*

Tabla 6.- Trama de comunicación UCI-UCS

Byte		Alarma	Monitoreo	Peatón	ACK
Semáforo A	Binario	11111111	100000000	10000001	10000010
	Decimal	255	128	129	130
Semáforo B	Binario	11111111	01000000	01000001	01000010
	Decimal	255	64	65	66
Semáforo C	Binario	11111111	00100000	00100001	00100010
	Decimal	255	32	33	34
Semáforo D	Binario	11111111	000100000	00010001	00010010
	Decimal	255	16	17	18

Tabla 7.- Significado de cada Byte en trama de subida UCS- UCI

III.8.-Unidad de Simulación de la Central (USC)

Se empleó el software Microsoft Visual Basic 6.0, para programar la aplicación que emulará a la Central, desarrollando únicamente las características relacionadas con el control de los semáforos. El diagrama de flujo de la aplicación se puede observar en la figura 10, donde se visualizan los procedimientos de la USC.

Al iniciarse la aplicación, ésta espera por una petición de conexión que eventualmente solicitará la unidad de comunicación inalámbrica (UCI); una vez establecido el enlace, la USC ejecuta diferentes acciones, según sea su estado: enviar o recibir.

Antes de poder enviar las tramas por el canal de bajada, se requiere que las mismas sean previamente generadas, para lo cual el usuario cuenta con dos modos de operación; el modo automático donde las secuencias de los semáforos serán generadas automáticamente; y el modo manual donde las secuencias deberán ser ingresadas por el usuario.

En el estado de recepción, la aplicación identifica a través de la cabecera, el tipo de trama y el semáforo de origen, para proceder a actualizar los valores respectivos, los cuales pueden ser: monitoreo, alarmas y solicitud de paso de peatones.

III.9.- Programación del microcontrolador SILABS C8051F120.

Para realizar esta actividad se utilizaron las herramientas de desarrollo ofrecidas por el kit C8051F12x-DK de la empresa Silicon labs, (Ver Apéndice B), y una vez establecidos en el ambiente de desarrollo y empleando el leguaje de programación C, se procedió a desarrollar el código, definiendo los valores iniciales del microcontrolador, en lo que respecta a los registros del oscilador, de las unidades de comunicación serial, los temporizadores, y del manejador de interrupciones. Se fijó un ciclo infinito general y un temporizador para establecer las condiciones que indiquen necesidad de conexión. En la figura 11 se puede observar el diagrama de flujo del microprocesador.

El microcontrolador está programado para solicitar conexión, a través de dos condiciones: bien sea por interrupción del temporizador al expirar el tiempo límite de espera, ó al detectar una solicitud de alarma o de paso peatonal. Una vez que entre en el proceso de "conexión", seguirá los siguientes pasos:

1. Solicitud de estado de conexión de las Unidades de Control de Semáforo (Monitoreo)
2. Establecimiento de la conexión con la central.

3. Recepción de secuencias.
4. Generación de tramas de información: alarma, monitoreo y paso de peatones.
5. Envío de tramas de información a la central.
6. Desconexión.
7. Si el proceso de monitoreo fue satisfactorio, se envían las secuencias recibidas a las Unidades de Control de Semáforo.
8. Si el proceso de monitoreo muestra una UCS desconectada, la secuencia a enviar es un estado intermitente, tal como lo establece la norma COVENIN (2753:1999) en su artículo 5.4.3.8.4 "Intermitencia por falla o conflicto".
9. Retorna al ciclo principal

En el Apéndice B, se encuentra expuesto de forma detallada todo el código de programación del microcontrolador.

DIAGRAMA DE FLUJO DE LA USC



Figura 10.- Diagrama de Flujo de la USC

DIAGRAMA DE FLUJO DE LA UCI



Figura 11.- Diagrama de Flujo de la UCI

III.10.-Programación del microcontrolador 16F877

Para la realización de las actividades del PIC se trabajó con dos ambientes de desarrollo: MPLAB IDE v 7.21, el cual trabaja en lenguaje ensamblador y permite configurar el PIC para que realicen diversas tareas, y el software ICPROG v 1.5, en conjunto con el programador PIPO2 (ver figura 12), para la grabación del programa en el microcontrolador. El diagrama de flujo del microcontrolador se puede observar en la figura 13, donde se visualizan los procedimientos.



Figura 12.- Programador PIPO2



Figura 13.- Diagrama de Flujo del Microcontrolador 16F877

A continuación se explica de manera general la estructura de programación del PIC16877:

1. Rutina de inicialización: rutina inicial encargada de configurar los parámetros necesarios para la comunicación y el funcionamiento del PIC. En esta parte del código se limpian las salidas y entradas, se configuran los pines de los puertos a utilizar, así como también las entradas digitales adicionales, se habilita el puerto serial y las interrupciones globales y de periféricos

2. Atención de Interrupción: al recibir una interrupción se verifican las banderas para identificar el tipo, al ser de avisos de Alarma o Peatones pasa a encender algunos pines para comunicación a través de Hardware y envía una trama para la comunicación vía software; se comprueba la bandera de recepción y se pasa al siguiente paso.

3. Revisión del contenido del búffer: los procedimiento de esta rutina son los siguientes:

- El PIC revisa el contenido del búffer de recepción serial, y siempre verifica el byte de inicio de trama establecido.
- Compara el campo de "identificación del semáforo" de la trama recibida, con el ID adquirido previamente vía hardware.
- Verifica el campo "tipo de trama": si es de monitoreo procede a encender un pin asignado a esta función y a responder enviando el byte asignado; si es una trama de cambio pasa a al siguiente paso.

4. Almacenamiento de Variables: Una vez que el microcontrolador identifica la trama de cambio, si la sucesión de bytes se encuentra completa. almacena los

5.parámetros recibidos de secuencia y tiempos, en las distintas variables creadas; al recibir el fin de trama enciende el pin asignado a esta función y envía el byte establecido.

6. Ciclo encendido: Luego de almacenar cada uno de los parámetros, revisa la señal de sincronismo, si este se encuentra en "uno lógico", pasa al ciclo de encendido, en el cual se procede a configurar los puertos, de acuerdo a las secuencias y los tiempos especificados en la trama.

Las características configuradas en el PIC para la comunicación serial, fueron las siguientes: trama de 18 bytes y velocidad de transmisión de 57600 Baudios/seg, los tiempos para cada configuración serán dados por retardos realizados con ciclos de maquina.

En el Apéndice C, se encuentra expuesto de forma detallada todo el código de

programación del microcontrolador.

III.11.-Elaboración de los circuitos impresos

La Unidad de Control de Semáforo (UCS), así como los prototipos de semáforos, fueron montados en circuitos impresos, con el propósito de lograr la integración del sistema a nivel de hardware.

En primer lugar se llevó a cabo el diseño esquemático de cada circuito, en el software de aplicación Express SCH®, (en la figura 14 se puede observar el diseño de la UCS). Luego se realizó el *layout* a través del software Express PCB® para ser transferido a la lámina de cobre y finalmente someterse al tratamiento químico. Soldar y hacer pruebas de continuidad fueron las actividades finales que se realizaron para implementar las tarjetas. En el apéndice D se describe con detalle el proceso seguido para la realización de los circuitos impresos, así como en el apéndice E se muestran los planos obtenidos en Express PCB®.



Figura 14a.- Diagrama esquemático de la UCS en SCH



Figura 14b.- Circuito impreso de la cara A de la UCS en PCB



Figura 14c.- Circuito impreso de la cara B de la UCS en PCB

III.12.-Pruebas

Para el desarrollo de estas actividades se llevaron a cabo diversas pruebas, con el fin de identificar las posibles fallas tanto en el ensamblaje como en el desarrollo del software, así como también comprobar el correcto funcionamiento de los dispositivos utilizados en las distintas fases. A continuación se presentan de forma general las pruebas realizadas, cuyos detalles se pueden observar en el apéndice F.

1. **Unidad de Simulación de la Central:** se desarrolló una aplicación con Visual Basic 6.0, que simulará la intersección, para poder realizar las pruebas necesarias que permitieran asegurar el correcto funcionamiento de la USC, la cual trabaja con la herramienta Winsock.

2. **Unidad de Transmisión Inalámbrica:** Utilizando el software de aplicación *Hyper Terminal®*, se probó la capacidad de la UTI para establecer una comunicación con la USC bajo el protocolo TCP/IP sobre la red de datos de Movilnet, también se utilizó, para conocer los comandos AT necesarios para establecer la conexión y los posibles respuestas que se pueden obtener de la misma.

3. **Interconexión entre la UCI y la UTI**: Mediante los comandos AT necesarios para la comunicación con el módulo, se interactuó exitosamente con el mismo a través del microcontrolador para verificar los diferentes parámetros de comunicación involucrados, tales como velocidad, sincronismo, la secuencia de Comandos AT utilizada y niveles de voltaje de los pines del puerto serial para funcionamiento y desconexión.

4. **Pruebas de compilación, inclusión y funcionamiento de software:** con la ayuda de IDE v 7.21, el software ICPROG v 1.5, en conjunto con el programador PIPO2, se realizaron varias integraciones de software al PIC y se

hicieron corridas con la herramienta de simulación MPLAB SIM, la cual permitió observar la evolución del código y el cambio en los valores de las variables, para detectar los errores de programación.

5. **Interconexión entre la UCS y el Computador**: se desarrolló una aplicación con Visual Basic 6.0, que permite la comunicación del PIC16F877 con el puerto serial del computador utilizando Mscomm, para símular el envió de los comandos realizados por la UCI. A través de esta herramienta se pueden modificar las secuencias a enviar y observar los caracteres enviados y recibidos, en forma de caracteres y en código ASCII, facilitando el análisis del funcionamiento del PIC.

6. **Verificación del buen funcionamiento de los componentes y los circuitos impresos elaboradas:** Se probó la continuidad de las líneas conductoras realizadas y el funcionamiento de cada uno de los componentes antes de ser incluidos en las tarjetas.

7. **Interconexión entre la UCS la UCI y el Computador**: dada la limitación de trabajar con direcciones IP públicas, en los laboratorios de la universidad, fue necesario realizar un código sencillo para la UCI, que permitiera enviar y transmitir caracteres, con la finalidad de realizar pruebas, que facilitaran observar el comportamiento de la UCS ante los comandos enviados por la UCI y poder percibir mediante el interfaz del Mscomm, las respuestas enviadas por la UCS, obteniendo resultados satisfactorios al recibir los caracteres esperados para cada acción, permitiendo con esto pasar a la prueba final de integración del sistema.

8. **Interconexión total del sistema:** una vez establecida la conexión entre la USC y UCI se enviaron varias secuencias previamente definidas, observando resultados satisfactorios en cuanto a encendido de luces, cambio de fases, sincronismo y transmisión de los caracteres lo cual se constató a través de la

interfaz. Los caracteres enviados representan los parámetros a monitorear especificados anteriormente en la Tabla 7.

9. Luego de cada una de las pruebas se realizó la corrección de los errores detectados y se registraron las fallas en el desempeño de los dispositivos y de la red empleada

III.13.-Análisis de Costos

Dado que este proyecto no abarca la fase de instalación, se realizó un análisis de costos, en base a los dispositivos eléctricos y electrónicos a utilizar en el proceso de construcción del subsistema, más no el estudio económico necesario para la puesta en servicio del mismo; solamente se consideraran algunos costos de instalación relacionados con el cableado. A continuación se muestran las fases desarrolladas:

a. Costo de desarrollo

Esta fase engloba la inversión realizada en horas hombre, sin embargo como el proyecto abarca actividades de diseño, programación y ensamblaje, se decidió dividir este costo en horas de ingeniero y horas de técnico, como se observa en la tabla 8.

Horas Trabajadas

Cantidad	Descripción	Precio Unitario	Total
130	Técnico	6.380,00	829.400,00
250	Ingeniero	7.893,00	1.973.250,00
		Total Bs.	2.802.650,00

Tabla 8.- Inversión total por horas trabajadas

b. Costo de materiales

Esta fase comprende el reporte detallado de los costos de materiales necesarios para llevar a cabo la implementación del subsistema; para lo cual se desarrollaron tablas independientes de cada una de las unidades y accesorios que forman parte de los módulos del sistema. El costo total de cada uno de las partes se agrupó en la tabla 9, indicando así la inversión total del subsistema a nivel de materiales

Los costos detallados de cada unidad se pueden observar en el apéndice G.

Sistema para control de semáforos

Cantidad	Descripción	Precio Unitario	Total (Bs.)
1	Unidad de Transmisión Inalámbrica	569.400,00	569.400,00
1	Unidad de Control de Intersección	427.050,00	427.050,00
1	Circuitos impresos	238.196,00	238.196,00
1	Tarjeta de Alimentación	148.294,04	148.294,04
4	Unidad de Control de Semáforo	64.340,92	257.363,68
4	Prototipo de semáforo vehicular	40.619,45	162.477,80
4	Prototipo de semáforo peatonal	18.843,78	75.375,12
		Total Bs.	1.878.156,64

Tabla 9.- Inversión total (materiales) del Sistema para control de semáforo

Dadas las limitaciones económicas para la adquisición de equipos, se tomaron las siguientes acciones:

- Una vez seleccionada la tecnología inalámbrica, se contactó a la empresa Movilnet con el fin conseguir disponibilidad de los recursos necesarios para desarrollar la unidad de transmisión inalámbrica. Obteniendo como resultado la concesión del módulo AnyData EMII-800.
- Se solicitó a los Ing. Ángel Bracho y Raúl Carpio, una autorización para trabajar con el kit C8051F12x-DK, adquirido por ellos anteriormente.

- Se ingresó una planilla para "Solicitud de Financiamiento a Proyectos de Investigación", en el CDCHT (Consejo de Desarrollo, Científico, Humanístico y Tecnológico), cuya aprobación fue notificada en enero de 2007.

c. Costo de Instalación

Debido al diseño modular del sistema, se analizaron dos alternativas factibles para la instalación del mismo; en las cuales no se consideró el uso del cableado existente, porque según datos de la empresa Semavenca, el establecimiento de nuevos sistemas, para semáforos ya instalados, implica generalmente la renovación de la infraestructura necesaria para la regulación del voltaje y la potencia, debido principalmente a la falta de mantenimiento. A continuación se explican las alternativas consideradas.

a. Ubicación de la UTI, la UCI y las UCS en el gabinete de la intersección

Para esta alternativa debe considerarse el uso de cable de control AWG N° 14 de 5 u 8 conductores, en función de las necesidades de cada semáforo. Se tiene que tomar en cuenta que cada luminaria requiere de un cable de alimentación, desde el gabinete hacia la parte alta de los postes, considerando que el costo de estos cables se encuentra entre los 15.000 y 30.000 Bs. por metro (según datos de SEMAVENCA). Esta alternativa representa una inversión considerable.

La ventaja de esta distribución, radica en que el control de potencia se conserva en un solo lugar, no hace falta la instalación de cableado

de señalización y permite un fácil acceso para el mantenimiento y sustitución de los equipos.

b. Ubicación de la UTI y la UCI en el gabinete de la intersección y cada UCS ubicada en al poste del semáforo específico que controla.

En esta alternativa se disminuye la inversión en cableado de cobre, debido a que solo se requiere instalar una línea para cada semáforo, sin embargo es necesaria la instalación de un cable UTP protegido, de al menos cinco puntos.

Si en un futuro se pretende implementar la comunicación inalámbrica entre la UCI y la UCS, esta configuración brinda las prestaciones necesarias. De igual forma, resulta una alternativa atractiva, para la instalación de semáforos que operen con leds de alta luminosidad, dada la facilidad de instalación de fuentes independientes, alimentadas por celdas solares, que sirvan como respaldo en caso de fallas eléctricas.

Es importante considerar, que para la aplicación de esta alternativa se debe contar con el equipo y las herramientas necesarias, para llevar a cabo el mantenimiento y sustitución de las UCS.

Capítulo IV
Resultados

Finalmente, todo el proceso metodológico establecido, junto con las actividades de investigación, reuniones, visitas y desarrollo, elaborado en estos últimos meses, han permitido obtener los siguientes resultados.

IV.1.- Unidad de Simulación de la Central (USC)

Una vez inicializada la aplicación Simulador de la Central, el usuario visualizará la ventana mostrada en la Figura 15 (a), la cual indica la dirección IP de la estación, a la cual debe conectarse el modem Anydata.

Establecimiento de la conexión:

La aplicación inicia en el estado "Escuchando peticiones", como se puede observar en la parte inferior de la venta y una vez que reciba una solicitud de conexión, se establece la comunicación; y la barra de información cambia al estado de "Conectado", habilitando la posibilidad de enviar tramas.



Figura 16.- Ventana "Modo Automático"



Figura 17.- Ventana "Modo Manual"

Figura 15.- Ventana de la unidad de simulación de la central
(a) Estado inicial, (b) Estado "Conectado"

Generación de Tramas:

Para generar las secuencias de tramas a enviar, el usuario puede elegir hacerlo de forma automática o de forma manual

Automático: Como muestra la figura 16, la aplicación genera cuatro secuencias, una para cada semáforo, indicando la intersección destino y los limitadores de trama, las cuales se pueden observar en el campo "Enviar Secuencias".

Manual: se abre una nueva ventana (figura 17), donde el usuario debe seleccionar la intersección, las secuencias y los tiempos, en los campos indicados para ello, para el semáforo "A". Una vez que presione el botón "Aceptar", se le solicitará seleccionar la secuencia para el semáforo "B" y así sucesivamente hasta completar los semáforos que conforman la intersección. **Envío de tramas:**

Las tramas son enviadas automáticamente a la red Internet, empleando la herramienta Winsock de Visual Basic. Es importante destacar que si no se seleccionó un método de generar tramas, el programa las crea de forma automática.

Recepción de Tramas:

Para la recepción de tramas, la aplicación cuenta con tres segmentos bien diferenciados: monitoreo, alarmas y paso de peatones. Dentro de cada uno de estos segmentos se encuentra un cuadrado que indica el estado del semáforo, según la solicitud realizada; dichos cuadrados pueden tomar dos colores, rojo indicando inactividad y verde indican actividad en el semáforo respectivo. En la figura 18, se puede observa un ejemplo de recepción de tramas, que indica:

- Comunicación estable con los cuatro semáforos
- Botón de alarma no accionado en la intersección

- Botón de solicitud de paso de peatón accionado en semáforo de peatón A, semáforo de peatón C.



Figura 18.- Recepción de tramas

Desconexión:

La Central se desconecta al recibir una solicitud de desconexión, por parte de la Unidad de Control de Intersección (UCI)

Herramientas:

Desconexión: permite la desconexión de la unidad de transmisión inalámbrica (UTI)

Ayuda: proporciona información sobre la aplicación. Ver figura 19



Figura 19.- Ventana de la barra de herramientas "Ayuda"

Salir: finaliza la aplicación

IV.2.- Hardware del Sistema

Cada unidad que conforma el sistema de control de semáforos, requirió del diseño, implementación y/o configuración de un hardware específico. Los cuales se muestran a continuación.

IV.2.1.- Unidad de Transmisión Inalámbrica

Está constituido por el módulo AnyData EMII-800, el cual encapsula al módem DTSS-800 y emplea tecnología 1xRTT CDMA2000, proporcionado por la empresa Movilnet. Como se puede apreciar en la Figura 20, los componentes principales del dispositivo son: la antena necesaria para establecer la comunicación inalámbrica, una interfaz serial con conectores RJ-45 - RS-232 a una tasa de 115.2kbps y una fuente de alimentación con un voltaje comprendido en el rango de 6V a 14V DC.



Figura 20.- Módulo AnyData EMII-800 CDMA2000 1xRTT y sus componentes

Debido a que la comunicación con la UCI se realiza a través de la interfaz serial RS-232, se requirió utilizar el integrado MAX232, para conseguir el nivel de voltaje adecuado con el que opera la UCI. Este componente, es un adaptador de voltaje, entre niveles TTL y RS-232 y dicha conversión se efectúa de 5V a –12V, 0V a 12V y viceversa; debido a que la interfaz RS-232 trabaja en lógica negada.

IV.2.2.- Unidad de Control de Intersección (UCI)

Esta unidad está constituida por el microcontrolador C8051F12x y los componentes necesarios para su funcionamiento (Ver Figura 21). Es

importante mencionar que para esta fase se utiliza la tarjeta incluida en el kit C8051F12x-DK, cuyo diagrama se puede observar en la figura 22.



Figura 21. -Tarjetas y dispositivos de conexión de la Unidad de Control de Intersección



Figura 22.- Diagrama esquemático de la Unidad de Control de Intersección

IV.2.3.- Unidad de Control de Semáforo (UCS)

La UCS se encuentra conformado por dos tipos de circuitos impresos: representado en la tarjeta de alimentación y una tarjeta de

control para cada semáforo, las cuales se pueden observar en la figura 23 y 24 respectivamente.

La sección de alimentación está constituida por conectores jack y conectores molex, los cuales permiten polarizar las tarjetas de control, darles los valores de identificación y recopilar las señales a enviar a la UCI. Por su parte la sección de control está conformada por el microcontrolador PIC16F877, relés, conectores molex, bloques terminales y demás componentes necesarios para su funcionamiento.



Figura 23.- Tarjeta impresa de alimentación.



Figura 24.- Tarjeta impresa de Unidad de Control de Semáforo

IV.2.4.- Prototipo de semáforo

El prototipo de semáforo vehicular (figura 25), está constituido por un conjunto de leds, de colores característicos: rojo, amarillo y verde distribuidos de tal forma que permitan observar claramente los cambios de fase. Adicionalmente también se cuenta con el indicador de luces de cruce para el control vehicular (figura 26). Por su parte el prototipo de semáforo peatonal (figura 27), solo emplea leds de color rojo ubicados en forma de "X" y leds de color verde ubicados en forma de "P".



Figura 25.- Tarjeta impresa del prototipo de semáforo de control vehicular



Figura 26.- Tarjeta impresa del prototipo de semáforo de luces de cruce para el control vehicular



Figura 27.- Tarjeta impresa del semáforo peatonal.

IV.3. Montaje final del prototipo del Sistema.

El montaje final del sistema de control de semáforos se puede visualizar en la figura 28; donde se observan las diferentes interfaces de conexión entre las unidades que lo conforman: la USC, la UCI, las UCS y los prototipos de semáforos.



(a)



(b)

Figura 28.- Prototipo del Sistema
(a)._Prototipo preliminar , (b)._Prototipo final.

En la figura 29 se pueden observar el prototipo de semáforo con el encendido de algunas de las combinaciones ejecutadas en las pruebas finales.



Verde con cruce a la derecha



Amarillo



Rojo con cruce a la derecha

Figura 29.- Secuencia de luces representada por los prototipo de semáforo

IV.4. Especificaciones del sistema

- Tiempo máximo entre requerimiento de conexión y el establecimiento de la misma es de 30 segundos.
- Velocidad máxima de transmisión de los datos a la USC es 153 Kbps. (Según la documentación del AnyData EMII-800)
- Latencia máxima de la red entre el proceso de conexión y la llegada de los datos a la USC es aproximadamente 10 segundos.
- Necesidad de conexión a Internet disponible.
- El sistema está diseñado para controlar un máximo de cuatro semáforos vehiculares y cuatro semáforos peatonales, con facilidades de extensión.
- No posee protección contra interrupción de energía.
- La central debe esperar la inicialización de la conexión por parte de la intersección para enviar y recibir información.
- La comunicación entre la UCI y la UCS puede realizarse tanto a nivel de software como de hardware.

IV.5.- Reporte de fallas detectadas en las pruebas efectuadas.

En el proceso de ensamblaje y prueba del prototipo se detectaron varias fallas, las cuales se desglosan en la tabla 10, junto con su respectiva solución.

Fallas detectadas	Soluciones
Durante la secuencia AT de recepción se detectaron valores ASCII adicionales no esperados, por lo que el microcontrolador y el módulo no lograban una comunicación efectiva.	Incluir en la programación del microcontrolador los valores detectados en la secuencia AT de recepción.
Durante la ejecución del programa de la UCS se presentaron ciertos reinicios aislados de la rutina en el que se encontrara.	Se colocó un regulador de voltaje para la fuente utilizada.
Fallas en el envió y recepción de datos parte de la UCI	Programas retarnos conalores adecuados para cada una de las etapas de la comunicación
Eventualmente, el microcontrolador luego de aproximadamente 12 horas deja de cumplir con sus instrucciones.	Reiniciar el microcontrolador cada 12 horas.
Falta de continuidad entre las líneas conductoras de las circuitos impresos.	Proceder a soldar, tratando de unir con estaño las líneas discontinuas
Mala activación de las alarmas y peticiones de paso de peatones	Evitar que los pines de entrada para los botones se encuentren al aire, para impedir confusiones del programa en cuanto a la activación de peticiones.
Fallas en la comunicación entre la UCI y la UCS por incompatibilidad de velocidades	Configuración de los microcontroladores con velocidad de 57.600
Persistencia en las fallas anteriores a pesar del cambio de velocidad, dada la presencia de un valor muy alto en el porcentaje de error del cristal utilizado.	Se procedió a sustituir el cristal por uno que presenta un porcentaje de error menor.

Tabla 10.- Fallas detectadas en las pruebas.

Capítulo V
Conclusiones y recomendaciones

V.1.- Conclusiones

Se diseñó y fabricó el subsistema de un semáforo inalámbrico, programable e incorporado a una red inteligente, que funciona correctamente de acuerdo a las especificaciones previstas en el Trabajo Especial de Grado. Este subsistema permite establecer la comunicación, con una intersección conformada por cuatro semáforos vehiculares y cuatro semáforos de peatones, permitiendo reportar el estado de la conexión con cada una de las unidades de control de semáforo; también admite el envío de comandos, a dicha intersección con el fin de modificar algunos parámetros, para optimizar el servicio prestado; entre ellos tiempo, secuencias, fases, luces. Adicionalmente ofrece la posibilidad de dotar a cada semáforo con un botón de alarma y uno de petición de paso de peatones, que reporten a la central estas solicitudes.

Los sistemas de control de tráfico inteligentes existente en Venezuela presentan buen desempeño, pero pueden ser mejorado con la agilización de sus actividades, de forma dinámica, en función de las situaciones reales y momentáneas del tráfico vehicular.

El diseño y construcción de un prototipo para la implementación del subsistema requirió, tomando en cuenta el costo de las horas de trabajo, de una inversión de alrededor de 4.600.000 de bolívares, de los cuales alrededor de 1.800.000 Bs. fueron destinados a la compra de los materiales necesarios, sin incluir el valor de la adquisición de las herramientas utilizadas.

El microcontrolador SILABS C8051F120 seleccionado para el manejo de la intersección, permitió configurar las conexiones con los dispositivos de forma

sencilla y sin mayores inconvenientes, ofreciendo además capacidad para soportar expansión del sistema, de ser requeridos otros servicios.

El microcontrolador PIC 16F877 empleado en el manejo de la unidad de control de semáforo, constituye la herramienta fundamental para el control de cada una de las unidades de semáforo vehicular y peatonal. Representando una adquisición favorable debido, a su costo, a su facilidad de adquisición.

La presencia de botones de alarmas proporcionaría al operador la posibilidad de obtener alertas de forma inmediata., sin necesidad de llamadas telefónicas o presencia directa de personal de servicio.

Se diseñó la USC, de tal forma que permitiera brindarle libertad a quien lo desee implementar, de decidir su ubicarlo, la cual puede ser en el gabinete de la intersección o en el poste de cada semáforo.

La comunicación establecida por software entre la UCI y la UCS ofrece ventajas para la incorporación de semáforos u otro tipo de dispositivos a controlar, frente a la comunicación por hardware que se encuentra limitada por el número de pines libres en la tarjeta de la UCI.

V.2.- Recomendaciones

- Para la rápida integración del subsistema a PISACOTA, es de vital importancia, la implantación del software de la Central.
- Realizar una investigación detallada sobre las estadísticas del flujo vehicular y los intervalos necesarios para cambios de secuencias, que permitan establecer el tiempo de conexión óptimo entre la USC y la intersección, facilitando atender los cambios constantes de forma eficiente,

así como las emergencias. Para esto se previó en el diseño, la posibilidad de modificar ciertos parámetros de funcionamiento.

- Estudiar la factibilidad de la aplicación del subsistema con el uso de GSM, dada la unificación actual que esta llevando a cabo Digitel a nivel nacional y el proceso de migración de las operadoras que trabajan en CDMA a dicha tecnología.

- Estudiar la posibilidad y factibilidad de establecer la comunicación entre la UCI y la UCS de forma inalámbrica, considerando una frecuencia asignada por CONATEL para evitar la presencia de ruido e interferencias.

- Se recomienda la utilización de baterías auxiliares en las estaciones para evitar interrupciones de servicio por falta de energía.

- Instalación de luminarias con la utilización de leds de alta luminosidad, para disminuir el requerimiento de voltaje y potencia.

- Realizar un estudio económico para definir la ubicación más conveniente de las UCS, bien sea dentro del gabinete de la intersección o en el poste de del semáforo.

- Elaboración de las tarjetas de circuito impreso con especial cuidado en el cumplimiento del artículo 4.2.1 de la Norma Venezolana COVENIN 2753:1999.

- Aprovechar la información recopilada en la central, provenientes también de los otros dispositivos que forman parte de PISACOTA, para generar sistemas que permitan brindar información del tráfico en tiempo real.

- Evaluar la conveniencia de utilizar microcontroladores del mismo fabricante y de menor costo, especialmente para la UCI, considerando la programación de otro puerto serial.

- Evaluar el uso de otros microcontrolador, para la implementación de nuevos servicios que presenten mayores prestaciones.
- La capacidad del sistema podría ser aumentada, expandiendo la tarjeta de alimentación y realizando pequeñas modificaciones en algunos segmentos del Software.

Bibliografía

- ✓ AnyDATA.NET Inc. *EMII-800 User Manual Application Information. California*, USA.(Diciembre, 2002)
- ✓ Bracho, Ángel; Carpio, Raúl. (2006).*Unidad de Transmisión Inalámbrica para estaciones Automatizadas de Adquisición de Datos de Tráfico Automotor.* Trabajo Especial de Grado de Ingeniería, Universidad Católica Andrés Bello, Caracas, Venezuela
- ✓ CODELECTRA. *Norma Venezolana: Equipos de control de semáforos.* (1era Revisión). COVENIN 2753:1999.
- ✓ Contreras, Miguel. *Global system for mobile communications.(Octubre 2006)*
- ✓ Ericcson. *CODE DIVISION MULTIPLE ACCESS.* http://www.ericsson.com/technology/tech_articles/CDMA.shtml(25 de noviembre de 2005).
- ✓ Dávalos, Jorge; Guerra, José.(1.997) *Metodología para la instalación de semáforos.* Trabajo Especial de Grado de Ingeniería. Universidad Santa María, Caracas, Venezuela.
- ✓ Deternoz, Daniel; Fernández , Félix (2006).*Sistema de Gestión y Monitoreo del Tránsito a través de Semáforos Inteligentes* Trabajo Especial de Grado de Ingeniería, Universidad Católica Andrés Bello, Caracas, Venezuela
- ✓ Hernández, Carlos (2005). *Sistema de control vehicular mediante DTMF.* Trabajo Especial de Grado de Ingeniería, Universidad Católica Andrés Bello, Caracas, Venezuela.
- ✓ Fernández, Azael (mayo 2006). *Wimax móvil. La historia de despliegue puede repetirse.* http://www.enterate.unam.mx/Articulos/2006/mayo/wimax.htm (Noviembre 2006)
- ✓ Lopez, Ely; Velásquez Eduardo (1996). *Proyecto de factibilidad para la coordinación y centralización de la red de semáforos del municipio* Chacao. Trabajo Especial de Grado de Ingeniería, Universidad José Maria Vargas.

- ✓ Microchip. *18F2455/4455/4550 Datasheet.* http://pdf1.alldatasheet.com/datasheet-pdf/view/93911/MICROCHIP/ PIC18F4550.html (21 de enero de 2006).
- ✓ Ministerio de Transporte y Comunicaciones de Perú. (3 de Mayo del 2000). *Semáforo*. Cap. 5. http://www.mtc.gob.pe/portal/transportes/caminos_ferro/ manual/Transito/cap5/seccion51.htm (octubre 2006)
- ✓ Motorola Inc. *M68HC08GP32 Datasheet.* http://pdf1.alldatasheet.com/datasheet-pdf/ view/82864/ MOTOROLA/ M68HC08.html (20 de enero de 2006).
- ✓ Padilla, Guillermo; Sanpedro Daniel (1998). *Teoría de la Semaforización.* Trabajo Especial de Grado de Ingeniería, Universidad Santa Maria, Caracas, Venezuela
- ✓ Padrón, Milagros (2000). *Análisis y evolución de los sistemas de comunicación inalámbricos: hacia la tercera generación.* Trabajo de Grado de Especialización, Universidad Simón Bolívar, Sartenejas, Venezuela
- ✓ Qualcomm. *CDMA 2000.* http://www.cdmauniversity.com/cdma/. (2 de diciembre de 2005).
- ✓ Qualcomm. *CDMA 2000 1x.* http://www.qualcomm.com/technology/1x.html. (2 de diciembre de 2005).
- ✓ Sedin, Alberto (2004).*Fundamentos de los sistemas de Comunicaciones móviles (3ª ed.)*. España: McGraw-Hill
- ✓ Semavenca (2005). *SEMAVENCA SEMÁFOROS DE VENEZUELA C.A.* [Folleto]. Mérida. Venezuela
- ✓ Texas Instruments. *Max232 Datasheet.* http://www.alldatasheet.com/datasheet-pdf/pdf/27224/TI/MAX232.html (20 de Abril 2006).
- ✓ Silicom Laboratories. *C8051F12x-13x Datasheet.* http://www.silabs.com/public/documents/tpub_doc/dsheet/Microcontrollers/Precision_Mixed-Signal/en/C8051F12x-13x.pdf (15 de enero de 2006).
- ✓ Wi Fi Alliance. *Wi-Fi Overview.* http://www.wi-fi.org/OpenSection/ why_Wi-Fi.asp?TID=2. (2 de diciembre de 2005).

TESIS
IT2007
665
V.2

UNIVERSIDAD CATÓLICA ANDRÉS BELLO
FACULTAD DE INGENIERÍA
ESCUELA DE TELECOMUNICACIONES

"DISEÑO DE UN SEMÁFORO INALÁMBRICO, SOPORTADO POR UN SUBSISTEMA DE LA PLATAFORMA DE CONTROL DE TRÁFICO PISACOTA"

ANEXOS

TRABAJO ESPECIAL DE GRADO

Presentado ante la

UNIVERSIDAD CATÓLICA ANDRÉS BELLO

Como parte de los requisitos para optar al título de

INGENIERO EN TELECOMUNICACIONES

REALIZADO POR Marian Gómez
Carolina Mas

PROFESOR GUÍA Iñaki Mendizabal

FECHA Caracas, 21 de febrero del 2007

Apéndice A
kit C8051F12x-DK

El Kit C8051F12x-DK de la empresa *Siliton Laboratories* está compuesto por:

- Un circuito circuito impreso, con un dispositivo C8051F120 incluido, interfaces que conectan los puertos, para conexiones externas. (Figura 1(a))
- Las herramientas necesarias para realizar la inclusión del software y la emulación del dispositivo cuando esté operando, mostradas en la figura 1 (b)
- El ambiente de desarrollo *Silicon Laboratories Integrated Development Environment (IDE),* cuya pantalla principal se observa *en* la Figura 2.



(a) *(b)*

Figura 1.- Elementos físicos del kit C8051F12x-DK: (a) Tarjeta para la programación del microcontrolador C8051F120, (b) Conector JTAG con adaptador USB.



Figura 2.- Ambiente de desarrollo Silicon Labs Integrated Development (IDE).

Apéndice B
Código del Microcontrolador C8051F120

```
//-----------------------------------------------------------------------
// Includes
//-----------------------------------------------------------------------
#include <c8051f120.h>
#include <stdio.h>
#include <stdlib.h>
#include <math.h>
//-----------------------------------------------------------------------
// CONSTANTES Globales
//-----------------------------------------------------------------------
#define BAUDRATE    115200      // Baud rate of UART in bps
#define INTCLK      24500000    // Internal oscillator frequency en Hz
#define SYSCLK      49000000    // Salida del PLL (INTCLK*2)
sbit at 0x96    LED='1';        // green LED: '1' = ON; '0' = OFF
sbit at 0x97    DISC='0';       //sbit at 0x

//-----------------------------------------------------------------------
// Funciones
//-----------------------------------------------------------------------
void SYSCLK_Init (void);
void PORT_Init (void);
void UART_Init (void);
void EMI_Init(void);
void Interrupts_Init(void);
void Limpiar_transmitir(void);
void Limpiar_monitoreo(void);
void Limpiar_alarma(void);
void Limpiar_peaton(void);
void UART1_ISR (void) interrupt 20;
void Timer3_ISR (void) interrupt 14;
void UART0_ISR (void) interrupt 4;
void wait_ms (int ms);
void Limpiar_receptor(void);
void Limpiar_resp(void);
void Monitorear(void);
void Conectarse(void);
void Tramas_UCS(void);
void Desconectar(void);

//-----------------------------------------------------------------------
// VARIABLES Globales
//-----------------------------------------------------------------------
 unsigned char xdata malloc_mempool [0x1000];
 int i;int p=0;  int xdata tipo[12];  int xdata vel[12];  int xdata tot[12];
```

```
int xdata cont[12];// la variable receptor
int xdata receptor[7000]; int xdata transmitir[18]; long tim5min=0; long tim1hora=0;
int datos; int xdata acum2=0; int acum=0;int xdata b;int xdata k=0;int mandar=0; int xdata resp[76];
int xdata alarma[9];int xdata peaton[9]; int xdata monitoreo[9]; int xdata ack[9];
int xdata sema1[20];int xdata sema2[20];int xdata sema3[20];int xdata sema4[20];
//Banderas
int xdata m=0;int h=0;int xdata y;int xdata q;int xdata d=1;int xdata c=1; int xdata s=0;
int xdata check=1; long xdata a=0; int xdata estado=1;int xdata intento=0;
//---------------------------------------------------------------------------
// MAIN Routine
//---------------------------------------------------------------------------

void main (void) {

  WDTCN = 0xde;          // deshabilitar watchdog timer
  WDTCN = 0xad;
  SYSCLK_Init ();        // inicializacion del oscilador
  PORT_Init ();          // inicializacion de los puertos
  UART_Init ();          // inicializacion UART1
  Interrupts_Init();
  m=1;
  Tramas_UCS();          // inicializacion interrupciones
  // Limpieza de arreglos importantes
 Limpiar_transmitir();
Limpiar _alarma ();
Limpiar_monitoreo();
 Limpiar_peaton();
 Limpiar_resp();
 Limpiar_receptor();

 EA = 1; // Habilitar las interrupciones globalmente

DISC=!DISC;
while (check=1)  //verificar si han activado la señal de alarma o paso de peatones
{
wait_ms(3000);
if
((alarma[3]==0xFF)||(peaton[3]=='H')||(peaton[4]=='I')||(peaton[5]=='J')||(peaton[6]=='K'))
{
acum=0;
Conectarse();
```

```
tim5min=0;
Desconectar();
Tramas_UCS();
Limpiar_peaton();
Limpiar _alarma ();
}
}
}
//---------------------------------------------------------------------
// Initialization Subroutines
//---------------------------------------------------------------------

//---------------------------------------------------------------------
//Conectarse
//---------------------------------------------------------------------

void Conectarse (void)
{

//while (1) {

 LED = !LED; // cambio del estado del LED

  Limpiar_transmitir();
  Limpiar_receptor();
  Limpiar_monitoreo();
  Monitorear();
  wait_ms(400);
  if      ((monitoreo[3]=='128')&       (monitoreo[4]=='64')&(monitoreo[5]=='32')
&(monitoreo[6]=='16'))
 { m=0;
  }
 else
 { m=1;
 }
  //---------------------- Fin del Monitoreo-----------------------------//

  LED ='1'; // LED encendido cuando se establezca la secuencia de envio
  tim5min=0;

  Limpiar_transmitir();
   p=0;
        EA=0;  SFRPAGE = UART0_PAGE;
        //Secuencia de envio del comando AT+CRM=130
          TI0=1;SBUF0=0x41;TI0=0;wait_ms(1);TI0=1;SBUF0=0x54;TI0=0;
          wait_ms(1);
```

```
  TI0=1;SBUF0=0x2B;TI0=0;wait_ms(1); TI0=1;SBUF0=0x43;TI0=0;
wait_ms(1);
  TI0=1;SBUF0=0x52;TI0=0;wait_ms(1);TI0=1;SBUF0=0x4D;TI0=0;
wait_ms(1);
  TI0=1;SBUF0=0x3D;TI0=0;wait_ms(1);TI0=1;SBUF0=0x31;TI0=0;
wait_ms(1);
  TI0=1;SBUF0=0x33;TI0=0;wait_ms(1);TI0=1;SBUF0=0x30;TI0=0;
wait_ms(1);
  TI0=1;SBUF0=0x0D; TI0=0;wait_ms(1);TI0=1;SBUF0=0x0A;TI0=0;
wait_ms(1);

SFRPAGE = CONFIG_PAGE;
  TI0=0;EA=1;wait_ms(100);
if ((resp[0]==0x0D) & (resp[1]==0x0A) & (resp[2]==0x4F) &
(resp[3]==0x4B))  //respuesta OK
{

p=0;EA=0;SFRPAGE = UART0_PAGE;
//Secuencia de envio del comando AT*PID="5176360@cantv.net"
TI0=1;SBUF0=0x41;TI0=0;wait_ms(1);TI0=1;SBUF0=0x54;TI0=0;
 wait_ms(1);
TI0=1;SBUF0=0x2A;TI0=0; wait_ms(1);TI0=1;SBUF0=0x50;TI0=0;
wait_ms(1);
  TI0=1;SBUF0=0x49;TI0=0;wait_ms(1);TI0=1;SBUF0=0x44;TI0=0;
wait_ms(1);
  TI0=1;SBUF0=0x3D;TI0=0;wait_ms(1);TI0=1;SBUF0=0x22;TI0=0;
wait_ms(1);
  TI0=1;SBUF0=0x35;TI0=0;wait_ms(1);TI0=1;SBUF0=0x31;TI0=0;
 wait_ms(1);
  TI0=1;SBUF0=0x37;TI0=0;wait_ms(1);TI0=1;SBUF0=0x36;TI0=0;
wait_ms(1);
  TI0=1;SBUF0=0x33;TI0=0;wait_ms(1); TI0=1;SBUF0=0x36;TI0=0;
 wait_ms(1);
  TI0=1;SBUF0=0x30; TI0=0;wait_ms(1);TI0=1;SBUF0=0x40; TI0=0;
wait_ms(1);
  TI0=1;SBUF0=0x63; TI0=0;wait_ms(1);TI0=1;SBUF0=0x61;TI0=0;
wait_ms(1);
  TI0=1;SBUF0=0x6E;TI0=0;wait_ms(1);TI0=1;SBUF0=0x74;TI0=0;
wait_ms(1);
  TI0=1;SBUF0=0x76;TI0=0;wait_ms(1);TI0=1;SBUF0=0x2E;TI0=0;
wait_ms(1);
  TI0=1;SBUF0=0x6E;TI0=0;wait_ms(1);TI0=1;SBUF0=0x65;TI0=0;
 wait_ms(1);
  TI0=1;SBUF0=0x74;TI0=0;wait_ms(1);TI0=1;SBUF0=0x22;TI0=0;
wait_ms(1);
  TI0=1;SBUF0=0x0D; TI0=0;wait_ms(1);TI0=1;SBUF0=0x0A;TI0=0;
```

```
wait_ms(1);

SFRPAGE = CONFIG_PAGE;
TI0=0; EA=1; wait_ms(100);
p=0;
if ((resp[0]==0x0D) & (resp[1]==0x0A) & (resp[2]==0x4F) &
(resp[3]==0x4B))//resp OK
{
p=0;    EA=0;  SFRPAGE = UART0_PAGE;
//Secuencia de envio del comando AT*PPW="23562"
  TI0=1;SBUF0=0x41;TI0=0;wait_ms(1);TI0=1;SBUF0=0x54;TI0=0;
 wait_ms(1);
  TI0=1;SBUF0=0x2A; TI0=0;wait_ms(1);TI0=1;SBUF0=0x50;TI0=0;
wait_ms(1);
  TI0=1;SBUF0=0x50;TI0=0;wait_ms(1);TI0=1;SBUF0=0x57;TI0=0;
wait_ms(1);
  TI0=1;SBUF0=0x3D; TI0=0;wait_ms(1);TI0=1;SBUF0=0x22;TI0=0;
wait_ms(1);
  TI0=1;SBUF0=0x32;TI0=0;wait_ms(1);TI0=1;SBUF0=0x33;TI0=0;
wait_ms(1);
  TI0=1;SBUF0=0x35;TI0=0;wait_ms(1);TI0=1;SBUF0=0x36; TI0=0;
wait_ms(1);
  TI0=1;SBUF0=0x32;TI0=0;wait_ms(1);TI0=1;SBUF0=0x22;TI0=0;
wait_ms(1);
  TI0=1;SBUF0=0x0D; TI0=0;wait_ms(1);TI0=1;SBUF0=0x0A;TI0=0;
wait_ms(1);

SFRPAGE = CONFIG_PAGE;
TI0=0; EA=1; wait_ms(100);
p=0;
if ((resp[0]==0x0D) & (resp[1]==0x0A) & (resp[2]==0x4F) &
(resp[3]==0x4B))//resp OK
{
p=0;EA=0; SFRPAGE = UART0_PAGE;
//Secuencia de envio del comando AT+DIP= "xxx.xxx.xxx.xxx"
  TI0=1;SBUF0=0x41;TI0=0; wait_ms(1);TI0=1;SBUF0=0x54;TI0=0;
 wait_ms(1);
  TI0=1;SBUF0=0x2B;TI0=0;wait_ms(1);TI0=1;SBUF0=0x44;TI0=0;
wait_ms(1);
  TI0=1;SBUF0=0x49;TI0=0;wait_ms(1);TI0=1;SBUF0=0x50;TI0=0;
wait_ms(1);
  TI0=1;SBUF0=0x3D; TI0=0;wait_ms(1);TI0=1;SBUF0=0x22;TI0=0;
wait_ms(1);
  TI0=1;SBUF0=0x32;TI0=0;wait_ms(1);TI0=1;SBUF0=0x30;TI0=0;
wait_ms(1);
  TI0=1;SBUF0=0x30;TI0=0;wait_ms(1);TI0=1;SBUF0=0x2E; TI0=0;
```

```
wait_ms(1);
  TI0=1;SBUF0=0x30;TI0=0;wait_ms(1);TI0=1;SBUF0=0x34;TI0=0;
 wait_ms(1);
  TI0=1;SBUF0=0x34;TI0=0;wait_ms(1);TI0=1;SBUF0=0x2E; TI0=0;
 wait_ms(1);
  TI0=1;SBUF0=0x30;TI0=0;wait_ms(1);TI0=1;SBUF0=0x38;TI0=0;
wait_ms(1);
  TI0=1;SBUF0=0x37;TI0=0;wait_ms(1);TI0=1;SBUF0=0x2E;TI0=0;
 wait_ms(1);
   TI0=1;SBUF0=0x30;TI0=0;wait_ms(1);TI0=1;SBUF0=0x33;TI0=0;
wait_ms(1);
  TI0=1;SBUF0=0x32;TI0=0;wait_ms(1); TI0=1;SBUF0=0x22;TI0=0;
wait_ms(1);
  TI0=1;SBUF0=0x0D;TI0=0;wait_ms(1);TI0=1;SBUF0=0x0A; TI0=0;
wait_ms(1);

SFRPAGE = CONFIG_PAGE;
TI0=0; EA=1; wait_ms(100);p=0;
if ((resp[0]==0x0D) & (resp[1]==0x0A) & (resp[2]==0x4F) &
(resp[3]==0x4B))//ok
{
p=0;EA=0;SFRPAGE = UART0_PAGE;
//Secuencia de envio del comando AT+DPORT= "4000"

  TI0=1;SBUF0=0x41;TI0=0;wait_ms(1);TI0=1;SBUF0=0x54;TI0=0;
 wait_ms(1);
  TI0=1;SBUF0=0x2B;TI0=0;wait_ms(1);TI0=1;SBUF0=0x44;TI0=0;
wait_ms(1);
  TI0=1;SBUF0=0x50;TI0=0;wait_ms(1);TI0=1;SBUF0=0x4F;TI0=0;
wait_ms(1);
  TI0=1;SBUF0=0x52;TI0=0;wait_ms(1);TI0=1;SBUF0=0x54;TI0=0;
wait_ms(1);
  TI0=1;SBUF0=0x3D;TI0=0; wait_ms(1);TI0=1;SBUF0=0x22;TI0=0;
wait_ms(1);
  TI0=1;SBUF0=0x34;TI0=0;wait_ms(1);TI0=1;SBUF0=0x30;TI0=0;
wait_ms(1);
  TI0=1;SBUF0=0x30;TI0=0;wait_ms(1);TI0=1;SBUF0=0x30;TI0=0;
wait_ms(1);
  TI0=1;SBUF0=0x22;TI0=0;wait_ms(1);TI0=1;SBUF0=0x0D;TI0=0;
wait_ms(1);
  TI0=1;SBUF0=0x0A; TI0=0;wait_ms(1);
SFRPAGE = CONFIG_PAGE;
TI0=0; EA=1; wait_ms(100);
p=0;
if ((resp[0]==0x0D) & (resp[1]==0x0A) & (resp[2]==0x4F) &
(resp[3]==0x4B))//ok
```

```
        {
        p=0;EA=0; SFRPAGE = UART0_PAGE;
        // Secuencia de envio del comando ATDT123
          TI0=1;SBUF0=0x41;TI0=0;wait_ms(1); TI0=1;SBUF0=0x54;TI0=0;
          wait_ms(1);
          TI0=1;SBUF0=0x44; TI0=0;wait_ms(1);TI0=1;SBUF0=0x54;TI0=0;
        wait_ms(1);
          TI0=1;SBUF0=0x31;TI0=0;wait_ms(1);TI0=1;SBUF0=0x32;TI0=0;
        wait_ms(1);
          TI0=1;SBUF0=0x33;TI0=0;wait_ms(1);TI0=1;SBUF0=0x0D;TI0=0;
        wait_ms(1);
          TI0=1;SBUF0=0x0A;TI0=0;wait_ms(1);
        SFRPAGE = CONFIG_PAGE;
        TI0=0; EA=1; wait_ms(15000);p=0;
      if ((resp[0]==0x43) & (resp[1]==0x41) & (resp[2]==0x4C) &
(resp[3]==0x4C)
      & (resp[4]==0x0D) & (resp[5]==0x0A) & (resp[6]==0x50) &
(resp[7]==0x50)
      & (resp[8]==0x50) & (resp[9]==0x0D) & (resp[10]==0x0A) &
(resp[11]==0x43)
      & (resp[12]==0x4F) & (resp[13]==0x4E) &(resp[14]==0x4E) &
       (resp[15]==0x45) & (resp[16]==0x43) & (resp[17]==0x54))
       //CALL PPP CONNECT
        {
        p=0;SFRPAGE = CONFIG_PAGE;EA=0;SFRPAGE = UART0_PAGE;
        Limpiar_resp();

//**************** Tramas de subida *************//

        monitoreo[0]='#';monitoreo[1]='1';monitoreo[2]='0';monitoreo[7]='#';h=0;
        while(h<8)
        {SBUF0=monitoreo[h];//Enviar trama monitoreo a la Central
        TI0=0; wait_ms(100);h=h+1;p=0;
        }
        alarma[0]='#'; alarma[1]='1'; alarma[2]='1'; alarma[4]='#'; h=0;
        while(h<4)
        {SBUF0=alarma[h];//Enviar trama alarma a la Central
        TI0=0; wait_ms(100);h=h+1;p=0;
        }
        peaton[0]='#'; peaton[1]='0'; peaton[2]='2'; peaton[7]='#'; h=0;
        while(h<8)
        {SBUF0=peaton[h];//Enviar trama peaton a la Central
        TI0=0; wait_ms(100);h=h+1;p=0;
        }
        p=0;
        Limpiar_receptor();
```

```
        Limpiar_resp();
        SFRPAGE = CONFIG_PAGE;
        TI0=0; EA=1; wait_ms(30000);
        }
        else
        {p=0;  DISC=!DISC; wait_ms(1000);
        DISC=!DISC; LED ='0';wait_ms(4000); intento=intento+1;
        }
        }
        else
        {p=0;LED ='0';wait_ms(4000); intento=intento+1;
        }
        }
        else
        {p=0;  LED ='0';wait_ms(4000); intento=intento+1;
        }
        }
        else
        {p=0;LED ='0';wait_ms(4000); intento=intento+1;
        }
}
else
{p=0;LED ='0';wait_ms(4000); intento=intento+1;
}
}
if (intento==3){
intento=0;
}
}
//-----------------------------------------------------
/// Enviar a la Central byte de cerrar la cesión
//-----------------------------------------------------
void Desconectar (void)
{       SFRPAGE = CONFIG_PAGE; EA=0;SFRPAGE = UART0_PAGE;
        SBUF0='x';//Enviar solicitud de desconexión
        TI0=0; wait_ms(100);
        SFRPAGE = CONFIG_PAGE;
        TI0=0; EA=1; wait_ms(4000);

        DISC=!DISC;//cerrar la comunicación con el modem
        wait_ms(1000);

        DISC=!DISC; EA=0;
         SFRPAGE = UART1_PAGE;
}
//-----------------------------------------
```

```
// Tramas_UCS
//---------------------------------------
void Tramas_UCS (void)
{
//*** Verificar que lleguen los datos con el formato correcto ******//
c=3;
  sema1[0]=0x55;sema2[0]=0x55;sema3[0]=0x55;sema4[0]=0x55;
  sema1[1]=resp[2];sema2[1]=resp[20];sema3[1]=resp[39];sema4[1]=resp[57];
  sema1[2]=0x01;sema2[2]=0x01;sema3[2]=0x01;sema4[2]=0x01;
  sema1[17]='a';sema2[17]='a';sema3[17]='a';sema4[17]='a';
 if (m==0)  //si monitoreo fue exitoso
 {
   while (c<17)
   { sema1[c]=resp[c+1];sema2[c]=resp[c+18];
     sema3[c]=resp[c+38];sema4[c]=resp[c+57]; c=c+1;
         }
         }
         else{
         sema1[c]=0x02;sema1[c+1]=0x00;sema1[c+7]=0x03;sema1[c+8]=0x03;
         sema2[c]=0x02;sema2[c+1]=0x00;sema2[c+7]=0x03;sema2[c+8]=0x03;
         sema1[c]=0x02;sema3[c+1]=0x00;sema3[c+7]=0x03;sema3[c+8]=0x03;
         sema1[c]=0x02;sema4[c+1]=0x00;sema4[c+7]=0x03;sema4[c+8]=0x03;
         c=4;
         while (c<10)
         { sema1[c]=0x255;sema2[c]=0x255;
           sema3[c]=0x255;sema4[c]=0x255;c=c+1;
         }
         c=12;
         while (c<17)
         { sema1[c]=0x255;sema2[c]=0x255;
           sema3[c]=0x255;sema4[c]=0x255; c=c+1;
   }
         }
//***** Enviar secuencias a los semáforos *******//
         y=0;
         while(y < 18)
         {SBUF1=sema1[y];// secuencia semaforo1
         TI1=0; wait_ms(100);y=y+1;
         }
         wait_ms(400);y=0;
         while(y < 18)
         {SBUF1=sema2[y];// secuencia semaforo2
         TI1=0; wait_ms(100);y=y+1;
         }
         wait_ms(400); y=0;
         while(y < 18)
```

```
        {SBUF1=sema3[y];// secuencia semaforo3
        TI1=0; wait_ms(100);y=y+1;
        }
        wait_ms(400);y=0;
        while(y < 18)
        {SBUF1=sema4[y];// secuencia semaforo4
        TI1=0; wait_ms(100);y=y+1;
        }
        SFRPAGE = CONFIG_PAGE;
        TI1=0;EA=1;
        wait_ms(400);
        if ((receptor[0]=='A')& (receptor[1]=='B')&(receptor[2]=='C')
        &(receptor[3]=='D'))
        {
    SFRPAGE = 0x0F;
    P7MDOUT |= 0xFF;        // Activar señal de sincronismo
    wait_ms(200);
    P7MDOUT |= 0x00;
    SFRPAGE = CONFIG_PAGE;
    }
}
//-----------------------------------------------------------------------
// SYSCLK_Init
//-----------------------------------------------------------------------
// This routine initializes the system clock to use the internal oscillator
// at 24.5 MHz multiplied by two using the PLL.

void SYSCLK_Init (void)
{
  int i;                    // software timer
  char SFRPAGE_SAVE = SFRPAGE;      // Save Current SFR page
  SFRPAGE = CONFIG_PAGE;            // set SFR page
  OSCICN = 0x83;                    // set internal oscillator to run
                                    // at its maximum frequency

  CLKSEL = 0x00;                    // Select the internal osc. as
                                    // the SYSCLK source
  //Turn on the PLL and increase the system clock by a factor of M/N = 2
  SFRPAGE = CONFIG_PAGE;
  PLL0CN  = 0x00;                   // Set internal osc. as PLL source
  SFRPAGE = LEGACY_PAGE;
  FLSCL   = 0x10;                   // Set FLASH read time for 50MHz clk
                                    // or less
  SFRPAGE = CONFIG_PAGE;
  PLL0CN |= 0x01;                   // Enable Power to PLL
  PLL0DIV = 0x01;                   // Set Pre-divide value to N (N = 1)
```

```
  PLL0FLT = 0x01;                  // Set the PLL filter register for
                                   // a reference clock from 19 - 30 MHz
                                   // and an output clock from 45 - 80 MHz
  PLL0MUL = 0x02;                  // Multiply SYSCLK by M (M = 2)

  for (i=0; i < 256; i++) ;        // Wait at least 5us
  PLL0CN  |= 0x02;                 // Enable the PLL
  while(!(PLL0CN & 0x10));         // Wait until PLL frequency is locked
  CLKSEL  = 0x02;                  // Select PLL as SYSCLK source

  SFRPAGE = SFRPAGE_SAVE;          // Restore SFR page
}

//-----------------------------------------------------------------------
// PORT_Init
//-----------------------------------------------------------------------
//
// This routine configures the crossbar and GPIO ports.
//
void PORT_Init (void)
{
  char SFRPAGE_SAVE = SFRPAGE;     // Save Current SFR page

  SFRPAGE = CONFIG_PAGE;           // set SFR page

  XBR0    =0x04;
  XBR1    =0x00;
  XBR2    = 0x46;                  // Enable crossbar and weak pull-up,e indicar que
la EMI es en el puerto 0
                                   // Enable UART1

      P0MDOUT |= 0x05;             // Set TX1 pin to push-pull
  //P1MDOUT |= 0x40;               // Set P1.6(LED) to push-pull
      P1MDOUT |= 0xC0;

   SFRPAGE = 0x0F;                 // set SFR page
   P5MDOUT  |= 0xFF;
   P6MDOUT  |= 0xFF;
      P7MDOUT  |= 0X00;
      SFRPAGE = SFRPAGE_SAVE;      // Restore SFR page
}
//-----------------------------------------------------------------------
// UART1_Init
//-----------------------------------------------------------------------
//
// Configure the UART1 using Timer1, for <baudrate> and 8-N-1.
```

```
//
void UART_Init (void)
{
  char SFRPAGE_SAVE = SFRPAGE;       // Save Current SFR page
  SFRPAGE = UART1_PAGE;

  SCON1  = 0x50;                  // SCON1: mode 0, 8-bit UART, enable RX

 SFRPAGE = UART0_PAGE;
  SCON0  = 0x50;
  SSTA0  = 0x1F;

 SFRPAGE = TIMER01_PAGE;
  TMOD  &= ~0xF0;
  TMOD  |= 0x20;                  // TMOD: timer 1, mode 2, 8-bit reload

  CKCON  |= 0x01;
  TH1     = 0x96;
  SFRPAGE  = TIMER01_PAGE;
  TMOD    = 0x20;
  CKCON   = 0x01;
  TH1     = 0x96;

  TL1 = TH1;                      // initialize Timer1
  TR1 = 1;                        // start Timer1

 SFRPAGE  = TMR3_PAGE;
 TMR3CF   = 0x08;
 RCAP3L   = 0xFF;
 RCAP3H   = 0xFF;
 TR3 = 1;

 SFRPAGE  = TMR4_PAGE;

   TMR4CF   = 0x08;
   RCAP4L   = 0xE5;
   RCAP4H   = 0xFF;
        TR4 = 1;
  SFRPAGE = UART1_PAGE;
// TI1 = 1;
// RI1 = 1;

  SFRPAGE = UART0_PAGE;
//  TI0 = 1;
//  RI0 = 1;                        // Indicate TX1 ready
```

```
  SFRPAGE = SFRPAGE_SAVE;          // Restore SFR page

}
void EMI_Init (void)

{
char SFRPAGE_SAVE = SFRPAGE;       // Save Current SFR page

   SFRPAGE   = EMI0_PAGE;
//  EMI0CF    = 0x07;
        SFRPAGE = SFRPAGE_SAVE;          // Restore SFR page
}
void Interrupts_Init (void)
{char SFRPAGE_SAVE = SFRPAGE;       // Save Current SFR page
   IE       = 0x90;
   IP       = 0x10;
   EIE2     = 0x41;
        EIP2 = 0x40;
SFRPAGE = SFRPAGE_SAVE;          // Restore SFR page
}
//-----------------------------------------------------------------------
// Subrutinas de soporte
//-----------------------------------------------------------------------
//-----------------------------------------------------------------------
// wait_ms
//-----------------------------------------------------------------------
//
// Esta rutina genera un retraso de tiempo de <ms> millisegundos.
//
void wait_ms(int ms)
{
 char SFRPAGE_SAVE = SFRPAGE;       //

 SFRPAGE = TMR2_PAGE;

  TMR2CN = 0x00;                  // Stop Timer3; Clear TF3;
  TMR2CF = 0x00;                  // use SYSCLK/12 as timebase
RCAP2H = (-(SYSCLK/1000/12)) >> 8;
RCAP2L = (-(SYSCLK/1000/12)) ;         // Timer 2 overflows at 1 kHz


 ET2 = 0;                         // Disable Timer 2 interrupts

 TR2 = 1;                         // Start Timer 2

 while(ms){
```

```
    TF2 = 0;
    while(!TF2);                  // wait until timer overflows
    ms--;                         // decrement ms
  }

  TR2 = 0;                        // Stop Timer 2

  SFRPAGE = SFRPAGE_SAVE;         // Restore SFRPAGE/
}

//-----------------------------------------------------------------------
// Limpieza de arreglos de memoria importanta
//-----------------------------------------------------------------------
//
void Limpiar_transmitir(void) //Limpienza del arreglo de transmision
{int xdata w=0;
while(w < 11)
{transmitir[w]=0;w=w+1;
}
}
void Limpiar_monitoreo(void) //Limpienza del arreglo de monitoreo
{int xdata w=3;
while(w < 7)
{monitoreo[w]=0;w=w+1;
}
}
void Limpiar_alarma(void) //Limpienza del arreglo de alarma
{int xdata w=0;
while(w < 10)
{alarma[w]=0;w=w+1;
}
}
void Limpiar_peaton(void) //Limpienza del arreglo de peaton
{int xdata w=0;
while(w < 10)
{peaton[w]=0;w=w+1;
}
}
void Limpiar_receptor(void)//Limpienza del arreglo de recepción (UART1)
{int xdata t=0;
while(t < 31)
{cont[t]=0;t=t+1;
}
}
void Limpiar_resp(void)//Limpienza del arreglo de recepción (UART0)
{int xdata v=0;
```

```
while(v < 12)
{resp[v]=0;v=v+1;
}
}
//-------------------------------------------------------------
//Monitorear conexión
//-------------------------------------------------------------
void Monitorear (void)
{
transmitir[0]='U'   ;//inicio de trama
transmitir[2]='0'   ;//tipo de trama;
transmitir[17]='a'   ;//fin de trama;
y=3;
while (y<17){
 transmitir[y]=0x255; y=y+1;
}
q=1;
while (q<5)
{EA=0;SFRPAGE = UART1_PAGE;y=0;transmitir[1]=q;
 while(y < 18)
 {SBUF1=transmitir[y];//Eviar a las UCS trama de monitoreo
  TI1=0;  wait_ms(100);  y=y+1;
 }
  q=q+1;
}
}
//-------------------------------------------------------------------------
// Interrupcion del Timer 3
//-------------------------------------------------------------------------
//

void Timer3_ISR (void) interrupt 14//interrupcion de timer3

{ TF3=0;
  tim5min=tim5min+1;
  if (tim5min== 300000)        //Condicional que indica en el momento que se
cumplan 5 min
  {
  Conectarse();
  Desconectar();
  Tramas_UCS();
  tim5min=0;
  }
}
//-------------------------------------------------------------------------
// Interrupcion de UART 1
```

```
//-----------------------------------------------------------------------
//
void UART1_ISR (void) interrupt 20 //proceso de recepcion
{
if (TI1==1)
{
TI1=0;
}
else
{
if (RI1==1)
{  SFRPAGE = UART1_PAGE;
RI1=0;
SCON1=0x50;
receptor[acum] = SBUF1; // Se acumulan todos los datos recibidos desde el sensor
en un arreglo de memoria
acum = acum + 1;
switch(receptor[acum-1])
{
 case '255':
 alarma[3]='1'; alarma[4]='1'; alarma[5]='1'; alarma[6]='1';
 break;
 case '129':
 peaton[3]='1'; break;
 case '65':
 peaton[4]='1'; break;
 case '33':
 peaton[5]='1'; break;
 case '17':
 peaton[6]='1'; break;
 case '128':
 monitoreo[3]='1'; break;
 case '64':
 monitoreo[4]='1'; break;
 case '32':
 monitoreo[5]='1'; break;
 case '16':
 monitoreo[6]='1'; break;
 case '130';
 ack[3]='1'; break;
 case '66':
 ack[4]='1'; break;
 case '34':
 ack[5]='1'; break;
 case '18':
 ack[6]='1'; break;
```

```
}
}
}
}
//---------------------------------------------------------------------------
// Interrupcion de UART0
//---------------------------------------------------------------------------
void UART0_ISR (void) interrupt 4 //Recibe y envia los datos hacia el modulo
{
if (TI0==1)
{
TI0=0;
 }
else
{
if (RI0==1)
{RI0=0;resp[p]=SBUF0;
p=p+1;SCON0=0x50;
}
}
}
```

Apéndice C
Código del Microcontrolador F16877

```
LIST   P=16F877
       RADIX      HEX
       INCLUDE    <P16F877.inc>
UNO            EQU  20h
DOS            EQU  21h
TRES           EQU  22h
CUATRO         EQU  23h
CINCO          EQU  24h
SEIS           EQU  25h
SIETE          EQU  26h
T1             EQU  27h
T2             EQU  28h
T3             EQU  29h
T4             EQU  2Ah
T5             EQU  2Bh
T6             EQU  2Ch
T7             EQU  2Dh
R_ContA        EQU  2Eh
R_ContB        EQU  2Fh
R_ContC        EQU  30h
CONTADOR       EQU  31h
BUFFER         EQU  33h
TIEMPO         EQU  34h
ID             EQU  35h
UNOA           EQU  36h
DOSA           EQU  37h
TRESA          EQU  38h
CUATROA        EQU  39h
CINCOA         EQU  3Ah
SEISA          EQU  3Bh
SIETEA         EQU  3Ch
T1A            EQU  3Dh
T2A            EQU  3Eh
T3A            EQU  3Fh
T4A            EQU  40h
T5A            EQU  41h
T6A            EQU  42h
T7A            EQU  43h
ID_A           EQU  44h
ID_P           EQU  45h

       ORG    0x00
       goto   RS232
       ORG    0x04
       goto   INTERR          ;Rutina de interrupción
```

```
;ESTA ES LA PARTE INICIAL DE LA RUTINA DEL PIC...LO PRIMERO Q
HACE ;ES CONFIGURAR LOS PARAMETROS NECESARIOS PARA LA
;COMUNICACIÓN

RS232
        call    BANCO0          ;paso al banco 0 para cambiar ciertas
variables
        clrf    PORTB
        clrf    PORTA
        clrf    PORTD
        clrf    PORTC           ;Limpia salidas y entradas
        call    BANCO1          ;paso al banco 1
        movlw b'00000000'
        movwf TRISA
        movlw b'11111111'
        movwf TRISD
        movlw b'00000111'
        movwf TRISB             ;Configura los pines del puerto
                movlw b'10110011'       ;RC7/Rx y RC6/Tx:
        movwf TRISC             ;RC5-RC0:Entradas digitales adicionales
        movlw b'00100100'
        movwf TXSTA;Configuracion USART: activacion de transmision, 8 bits
de tx
        movlw .003              ;velocidad cercana a 57600
        movwf SPBRG
        movlw b'00100000'
        movwf PIE1
        movlw 0x07
        movwf ADCON1
        call    BANCO0
        movlw b'10010000'
        movwf RCSTA ;Habilita el puerto serial para recepcion continua, 8 bits
para rx
        clrf    RCREG
        movlw b'11111111'
        movwf OPTION_REG
        movlw b'11010000'
        movwf INTCON            ;habilita interrupciones globales y de
perifericos
        movlw b'00000000'
        movwf CONTADOR
        movlw b'00000000'
        movwf TIEMPO
        movf   PORTD,0          ; Muevo el Puerto D al registro W
        movwf ID                ; Muevo el registro W a ID
        movf   PORTD,0
```

```
        addlw d'64'             ; Sumo 64 al Registro W
        movwf ID_A
        movf  PORTD,0
        addlw d'128'
        movwf ID_P
        goto  ESPERA            ;Voy al estado de espera de inicio del PIC
BANCO1
        bsf     STATUS,RP0
        bcf     STATUS,RP1
        return

BANCO0
        bcf     STATUS,RP0
        bcf     STATUS,RP1
        return
ESPERA
        bsf     PORTA,1
        call    Retardo_1s
        bcf     PORTA,1
        call    Retardo_1s
        goto    ESPERA
INTERR                          ; Verifica el tipo de interrupción
        btfss   INTCON,INTF
        goto    INTERR_A
        btfsc   PORTB,1
        call    ENVIAR_ALARMA
        btfsc   PORTB,2
        goto    ENVIAR_PEATON
        goto    INTERR_A
ENVIAR_ALARMA                   ; prende el pin de alarma y envía el
byte
        bcf     INTCON,INTF
        bsf     PORTC,2
        movlw   b'11111111'
        movwf   TXREG
        call    BANCO1
TX?_ALARMA                      ; Verifica la transmisión
        btfss   TXSTA,TRMT
        goto    TX?_ALARMA
        call    BANCO0
        return
ENVIAR_PEATON                   ; prende el pin de peatón y envía el
byte
        bcf     INTCON,INTF
        bsf     PORTC,3
        movf    ID_P
```

```
            movwf   TXREG
            call    BANCO1
TX?_PEATON
            btfss   TXSTA,TRMT
            goto    TX?_PEATON
            call    BANCO0
            goto    INTERR_A
INTERR_A
            call    BANCO0
            btfss   PIR1,RCIF    ;Chequea la bandera de rx
            goto    EXIT_INTERR
            clrf    BUFFER
            movf    RCREG,W
            movwf   BUFFER


LISTO
            movlw d'0'          ; Suma hasta que llegue a 15 registros
guardados
            addlw  d'1'
            addwf  CONTADOR,1
            movf   CONTADOR,0
            xorlw  d'37'
            btfss  STATUS,Z
            goto   VERIFICAR_U
            goto   EXIT_INTERR
VERIFICAR_U                     ; Verifica inicio de trama
            movf   CONTADOR,0
            xorlw  d'1'
            btfss  STATUS,Z
            goto   VERIFICAR
            goto   COMPARAR_U
COMPARAR_U
            movf   BUFFER,W
            xorlw  'U'
            btfss  STATUS,Z
            goto   REINICIAR
            goto   EXIT_INTERR
EXIT_INTERR                     ; regresa a la espera o al ciclo si no hay
recepción
            retfie
VERIFICAR
            movf   CONTADOR,0
            xorlw  d'2'
            btfss  STATUS,Z
```

```
                goto    VERIFICAR_TIPO
                goto    COMPARAR_ID
COMPARAR_ID
                movf    BUFFER,W
                xorwf   PORTD
                btfss   STATUS,Z
                goto    REINICIAR
                goto    EXIT_INTERR
REINICIAR                               ; verifica que la trama sea para el
                movlw   d'0'
                movwf   CONTADOR
                goto    EXIT_INTERR
VERIFICAR_TIPO                          ; chequea el tipo de trama
                movf    CONTADOR,0
                xorlw   d'3'
                btfss   STATUS,Z
                goto    VERIFICAR1
                goto    COMPARAR_TIPO_0
COMPARAR_TIPO_0
                movf    BUFFER,W
                xorlw   '0'
                btfss   STATUS,Z
                goto    COMPARAR_TIPO_1
                goto    EXIT_INTERR
COMPARAR_TIPO_1
                movf    BUFFER,W
                xorlw   '1'
                btfss   STATUS,Z
                goto    REINICIAR
                goto    ENVIAR_A
ENVIAR_A
                bsf     PORTB,6
                movf    ID
                movwf   TXREG
                call    BANCO1
TX?_A
                btfss   TXSTA,TRMT
                goto    TX?_A
                call    BANCO0
                goto    REINICIAR
VERIFICAR1
; comienza el ciclo de verificación del contador y almacenamiento de las variable
                movf    CONTADOR,0
                xorlw   d'4'
                btfss   STATUS,Z
                goto    VERIFICAR2
```

```
                goto    GUARDAR1
GUARDAR1
                clrf    UNO
                movf    BUFFER,W
                movwfUNO
                goto    EXIT_INTERR
VERIFICAR2
                movf    CONTADOR,0
                xorlw   d'5'
                btfss   STATUS,Z
                goto    VERIFICAR3
                goto    GUARDAR2
GUARDAR2
                clrf    DOS
                movf    BUFFER,W
                movwfDOS
                goto    EXIT_INTERR
VERIFICAR3
                movf    CONTADOR,0
                xorlw   d'6'
                btfss   STATUS,Z
                goto    VERIFICAR4
                goto    GUARDAR3
GUARDAR3
                clrf    TRES
                movf    BUFFER,W
                movwfTRES
                goto    EXIT_INTERR
VERIFICAR4
                movf    CONTADOR,0
                xorlw   d'7'
                btfss   STATUS,Z
                goto    VERIFICAR5
                goto    GUARDAR4
GUARDAR4
                clrf    CUATRO
                movf    BUFFER,W
                movwfCUATRO
                goto    EXIT_INTERR
VERIFICAR5
                movf    CONTADOR,0
                xorlw   d'8'
                btfss   STATUS,Z
                goto    VERIFICAR6
                goto    GUARDAR5
GUARDAR5
```

```
            clrf    CINCO
            movf    BUFFER,W
            movwfCINCO
            goto    EXIT_INTERR
VERIFICAR6
            movf    CONTADOR,0
            xorlw   d'9'
            btfss   STATUS,Z
            goto    VERIFICAR7
            goto    GUARDAR6
GUARDAR6
            clrf    SEIS
            movf    BUFFER,W
            movwfSEIS
            goto    EXIT_INTERR
VERIFICAR7
            movf    CONTADOR,0
            xorlw   d'10'
            btfss   STATUS,Z
            goto    VERIFICAR8
            goto    GUARDAR7
GUARDAR7
            clrf    SIETE
            movf    BUFFER,W
            movwfSIETE
            goto    EXIT_INTERR
VERIFICAR8
            movf    CONTADOR,0
            xorlw   d'11'
            btfss   STATUS,Z
            goto    VERIFICAR9
            goto    GUARDAR8
GUARDAR8
            clrf    T1
            movf    BUFFER,W
            movwfT1
            goto    EXIT_INTERR
VERIFICAR9
            movf    CONTADOR,0
            xorlw   d'12'
            btfss   STATUS,Z
            goto    VERIFICAR10
            goto    GUARDAR9
GUARDAR9
            clrf    T2
            movf    BUFFER,W
```

```
            movwfT2
            goto   EXIT_INTERR
VERIFICAR10
            movf   CONTADOR,0
            xorlw  d'13'
            btfss  STATUS,Z
            goto   VERIFICAR11
            goto   GUARDAR10
GUARDAR10
            clrf   T3
            movf   BUFFER,W
            movwfT3
            goto   EXIT_INTERR
VERIFICAR11
            movf   CONTADOR,0
            xorlw  d'14'
            btfss  STATUS,Z
            goto   VERIFICAR12
            goto   GUARDAR11
GUARDAR11
            clrf   T4
            movf   BUFFER,W
            movwfT4
            goto   EXIT_INTERR
VERIFICAR12
            movf   CONTADOR,0
            xorlw  d'15'
            btfss  STATUS,Z
            goto   VERIFICAR13
            goto   GUARDAR12
GUARDAR12
            clrf   T5
            movf   BUFFER,W
            movwfT5
            goto   EXIT_INTERR
VERIFICAR13
            movf   CONTADOR,0
            xorlw  d'16'
            btfss  STATUS,Z
            goto   VERIFICAR14
            goto   GUARDAR13
GUARDAR13
            clrf   T6
            movf   BUFFER,W
            movwfT6
```

```
            goto    EXIT_INTERR
VERIFICAR14
            movf    CONTADOR,0
            xorlw   d'17'
            btfss   STATUS,Z
            goto    VERIFICAR15
            goto    GUARDAR14
GUARDAR14
            clrf    T7
            movf    BUFFER,W
            movwfT7
            goto    EXIT_INTERR
VERIFICAR15
            movf    CONTADOR,0
            xorlw   d'18'
            btfss   STATUS,Z
            goto    VERIFICAR_UA
            goto    COMPARAR_FINAL
COMPARAR_FINAL
            movf    BUFFER,W
            xorlw   "@"
            btfss   STATUS,Z
            goto    REINICIAR
            goto    ENVIAR_SINCRONISMO
ENVIAR_SINCRONISMO  ;reporta la llegada completa de la trama
            bsf             PORTB,7
            bsf             PORTB,6
            movf            ID_A
            movwfTXREG
            call    BANCO1
TX?_SINCRONISMO     ; verifica la señal de sincronismo y espera para iniciar
            btfss   TXSTA,TRMT
            goto    TX?_SINCRONISMO
            call    BANCO0
            call    EXIT_INTERR
ESPERA_INICIO
            btfss   PORTC,4
            goto    ESPERA_INICIO
            goto    PRENDER_UNO

PRENDER_UNO     ; comienza la salida de los valores por el puerto ya la rutina
de espera para cada secuencia.
            movf    CONTADOR,W
            xorlw   d'36'
            btfsc   STATUS,Z
            call    CAMBIO
```

```
                goto    PRENDER_UNOA
PRENDER_UNOA ; este es el ciclo para cuando ya han recibido nuevas variables
                bcf             PORTB,4;Apago Verde
                bsf             PORTB,3; Prendo Rojo
                movf    UNO,0
                xorlw   d'255'
                btfsc   STATUS,Z
                goto    APAGAR
                movlw d'0'
                movwfTIEMPO
                movf    UNO,0
                movwfPORTA
                movf    UNO,0
                xorlw   b'00000001'
                btfss   STATUS,Z
                goto    TIEMPO_UNO
                bcf             PORTB,3; Apago Rojo
                bsf             PORTB,4; Prendo Verde
TIEMPO_UNO
                call    Retardo_1s
                movf    TIEMPO,0
                addlw d'1'
                movwfTIEMPO
                xorwf   T1,0
                btfss   STATUS,Z
                goto    TIEMPO_UNO
                goto    PRENDER_DOS
PRENDER_DOS
                bcf             PORTB,4;Apago Verde
                bsf             PORTB,3; Prendo Rojo
                movf    DOS,0
                xorlw   d'255'
                btfsc   STATUS,Z
                goto    APAGAR
                movlw d'0'
                movwfTIEMPO
                movf    DOS,0
                movwfPORTA
                movf    DOS,0
                movwfPORTA
                movf    DOS,0
                xorlw   b'00000001'
                btfss   STATUS,Z
                goto    TIEMPO_DOS
                bcf             PORTB,3; Apago Rojo
                bsf             PORTB,4; Prendo Verde
```

```
TIEMPO_DOS
        call    Retardo_1s
        movf    TIEMPO,0
        addlw   d'1'
        movwf   TIEMPO
        xorwf   T2,0
        btfss   STATUS,Z
        goto    TIEMPO_DOS
        goto    PRENDER_TRES
PRENDER_TRES
        bcf             PORTB,4;Apago Verde
        bsf             PORTB,3; Prendo Rojo
        movf    TRES,0
        xorlw   d'255'
        btfsc   STATUS,Z
        goto    APAGAR
        movlw   d'0'
        movwf   TIEMPO
        movf    TRES,0
        movwf   PORTA
        movf    TRES,0
        xorlw   b'00000001'
        btfss   STATUS,Z
        goto    TIEMPO_TRES
        bcf             PORTB,3; Apago Rojo
        bsf             PORTB,4; Prendo Verde
TIEMPO_TRES
        call    Retardo_1s
        movf    TIEMPO,0
        addlw   d'1'
        movwf   TIEMPO
        xorwf   T3,0
        btfss   STATUS,Z
        goto    TIEMPO_TRES
        goto    PRENDER_CUATRO
PRENDER_CUATRO
        bcf             PORTB,4;Apago Verde
        bsf             PORTB,3; Prendo Rojo
        movf    CUATRO,0
        xorlw   d'255'
        btfsc   STATUS,Z
        goto    APAGAR
        movlw   d'0'
        movwf   TIEMPO
        movf    CUATRO,0
        movwf   PORTA
```

```
                movf    CUATRO,0
                xorlw   b'00000001'
                btfss   STATUS,Z
                goto    TIEMPO_CUATRO
                bcf             PORTB,3; Apago Rojo
                bsf             PORTB,4; Prendo Verde
TIEMPO_CUATRO
                call    Retardo_1s
                movf    TIEMPO,0
                addlw   d'1'
                movwfTIEMPO
                xorwf   T4,0
                btfss   STATUS,Z
                goto    TIEMPO_CUATRO
                goto    PRENDER_CINCO
PRENDER_CINCO
                bcf             PORTB,4;Apago Verde
                bsf             PORTB,3; Prendo Rojo
                movf    CINCO,0
                xorlw   d'255'
                btfsc   STATUS,Z
                goto    APAGAR
                movlw d'0'
                movwfTIEMPO
                movf    CINCO,0
                movwfPORTA
                movf    CINCO,0
                xorlw   b'00000001'
                btfss   STATUS,Z
                goto    TIEMPO_CINCO
                bcf             PORTB,3; Apago Rojo
                bsf             PORTB,4; Prendo Verde
TIEMPO_CINCO
                call    Retardo_1s
                movf    TIEMPO,0
                addlw   d'1'
                movwfTIEMPO
                xorwf   T5,0
                btfss   STATUS,Z
                goto    TIEMPO_CINCO
                goto    PRENDER_SEIS
PRENDER_SEIS
                bcf             PORTB,4;Apago Verde
                bsf             PORTB,3; Prendo Rojo
                movf    SEIS,0
                xorlw   d'255'
```

```
            btfsc   STATUS,Z
            goto    APAGAR
            movlw d'0'
            movwfTIEMPO
            movf    SEIS,0
            movwfPORTA
            movf    SEIS,0
            xorlw   b'00000001'
            btfss   STATUS,Z
            goto    TIEMPO_SEIS
            bcf             PORTB,3; Apago Rojo
            bsf             PORTB,4; Prendo Verde
TIEMPO_SEIS
            call    Retardo_1s
            movf    TIEMPO,0
            addlw   d'1'
            movwfTIEMPO
            xorwf   T6,0
            btfss   STATUS,Z
            goto    TIEMPO_SEIS
            goto    PRENDER_SIETE
PRENDER_SIETE
            bcf             PORTB,4;Apago Verde
            bsf             PORTB,3; Prendo Rojo
            movf    SIETE,0
            xorlw   d'255'
            btfsc   STATUS,Z
            goto    APAGAR
            movlw d'0'
            movwfTIEMPO
            movf    SIETE,0
            movwfPORTA
            movf    SIETE,0
            xorlw   b'00000001'
            btfss   STATUS,Z
            goto    TIEMPO_SIETE
            bcf             PORTB,3; Apago Rojo
            bsf             PORTB,4; Prendo Verde
TIEMPO_SIETE
            call    Retardo_1s
            movf    TIEMPO,0
            addlw   d'1'
            movwfTIEMPO
            xorwf   T7,0
            btfss   STATUS,Z
            goto    TIEMPO_SIETE
```

```
                bcf     PORTB,6
                bcf     PORTC,2
                bcf     PORTC,3
                bcf     PORTB,7
                goto    PRENDER_UNO
APAGAR
                bcf     PORTB,6
                bcf     PORTC,2
                bcf     PORTC,3
                bcf     PORTB,7
                goto    PRENDER_UNO

VERIFICAR_UA
                movf    CONTADOR,0
                xorlw   d'19'
                btfss   STATUS,Z
                goto    VERIFICARAA
                goto    COMPARAR_UA
COMPARAR_UA
                movf    BUFFER,W
                xorlw   'U'
                btfss   STATUS,Z
                goto    REINICIAR_CONTADOR
                goto    EXIT_INTERR
VERIFICARAA
                movf    CONTADOR,0
                xorlw   d'20'
                btfss   STATUS,Z
                goto    VERIFICAR_TIPOA
                goto    COMPARAR_IDA
COMPARAR_IDA
                movf    BUFFER,W
                xorwf   PORTD
                btfss   STATUS,Z
                goto    REINICIAR_CONTADOR
                goto    EXIT_INTERR
REINICIAR_CONTADOR
                movlw d'18'
                movwfCONTADOR
                goto    EXIT_INTERR
VERIFICAR_TIPOA
                movf    CONTADOR,0
                xorlw   d'21'
                btfss   STATUS,Z
                goto    VERIFICAR1A
                goto    COMPARAR_TIPO_0A
```

```
COMPARAR_TIPO_0A
        movf   BUFFER,W
        xorlw  '0'
        btfss  STATUS,Z
        goto   COMPARAR_TIPO_1A
        goto   EXIT_INTERR
COMPARAR_TIPO_1A
        movf   BUFFER,W
        xorlw  '1'
        btfss  STATUS,Z
        goto   REINICIAR_CONTADOR
        goto   ENVIAR_AA
ENVIAR_AA
        bsf            PORTB,6
        movlw 'M'
        movwfTXREG
        call   BANCO1
TX?_AA
        btfss  TXSTA,TRMT
        goto   TX?_AA
        call   BANCO0
        goto   REINICIAR_CONTADOR
VERIFICAR1A
        movf   CONTADOR,0
        xorlw  d'22'
        btfss  STATUS,Z
        goto   VERIFICAR2A
        goto   GUARDAR1A
GUARDAR1A
        clrf   UNOA
        movf   BUFFER,W
        movwfUNOA
        goto   EXIT_INTERR
VERIFICAR2A
        movf   CONTADOR,0
        xorlw  d'23'
        btfss  STATUS,Z
        goto   VERIFICAR3A
        goto   GUARDAR2A
GUARDAR2A
        clrf   DOSA
        movf   BUFFER,W
        movwfDOSA
        goto   EXIT_INTERR
VERIFICAR3A
        movf   CONTADOR,0
```

```
            xorlw  d'24'
            btfss  STATUS,Z
            goto   VERIFICAR4A
            goto   GUARDAR3A
GUARDAR3A
            clrf   TRESA
            movf   BUFFER,W
            movwf  TRESA
            goto   EXIT_INTERR
VERIFICAR4A
            movf   CONTADOR,0
            xorlw  d'25'
            btfss  STATUS,Z
            goto   VERIFICAR5A
            goto   GUARDAR4A
GUARDAR4A
            clrf   CUATROA
            movf   BUFFER,W
            movwf  CUATROA
            goto   EXIT_INTERR
VERIFICAR5A
            movf   CONTADOR,0
            xorlw  d'26'
            btfss  STATUS,Z
            goto   VERIFICAR6A
            goto   GUARDAR5A
GUARDAR5A
            clrf   CINCOA
            movf   BUFFER,W
            movwf  CINCOA
            goto   EXIT_INTERR
VERIFICAR6A
            movf   CONTADOR,0
            xorlw  d'27'
            btfss  STATUS,Z
            goto   VERIFICAR7A
            goto   GUARDAR6A
GUARDAR6A
            clrf   SEISA
            movf   BUFFER,W
            movwf  SEISA
            goto   EXIT_INTERR
VERIFICAR7A
            movf   CONTADOR,0
            xorlw  d'28'
            btfss  STATUS,Z
```

```
            goto    VERIFICAR8A
            goto    GUARDAR7A
GUARDAR7A
            clrf    SIETEA
            movf    BUFFER,W
            movwf   SIETEA
            goto    EXIT_INTERR
VERIFICAR8A
            movf    CONTADOR,0
            xorlw   d'29'
            btfss   STATUS,Z
            goto    VERIFICAR9A
            goto    GUARDAR8A
GUARDAR8A
            clrf    T1A
            movf    BUFFER,W
            movwf   T1A
            goto    EXIT_INTERR
VERIFICAR9A
            movf    CONTADOR,0
            xorlw   d'30'
            btfss   STATUS,Z
            goto    VERIFICAR10A
            goto    GUARDAR9A
GUARDAR9A
            clrf    T2A
            movf    BUFFER,W
            movwf   T2A
            goto    EXIT_INTERR
VERIFICAR10A
            movf    CONTADOR,0
            xorlw   d'31'
            btfss   STATUS,Z
            goto    VERIFICAR11A
            goto    GUARDAR10A
GUARDAR10A
            clrf    T3A
            movf    BUFFER,W
            movwf   T3A
            goto    EXIT_INTERR
VERIFICAR11A
            movf    CONTADOR,0
            xorlw   d'32'
            btfss   STATUS,Z
            goto    VERIFICAR12A
            goto    GUARDAR11A
```

```
GUARDAR11A
            clrf    T4A
            movf    BUFFER,W
            movwfT4A
            goto    EXIT_INTERR
VERIFICAR12A
            movf    CONTADOR,0
            xorlw   d'33'
            btfss   STATUS,Z
            goto    VERIFICAR13A
            goto    GUARDAR12A
GUARDAR12A
            clrf    T5A
            movf    BUFFER,W
            movwfT5A
            goto    EXIT_INTERR
VERIFICAR13A
            movf    CONTADOR,0
            xorlw   d'34'
            btfss   STATUS,Z
            goto    VERIFICAR14A
            goto    GUARDAR13A
GUARDAR13A
            clrf    T6A
            movf    BUFFER,W
            movwfT6A
            goto    EXIT_INTERR
VERIFICAR14A
            movf    CONTADOR,0
            xorlw   d'35'
            btfss   STATUS,Z
            goto    VERIFICAR15A
            goto    GUARDAR14A
GUARDAR14A
            clrf    T7A
            movf    BUFFER,W
            movwfT7A
            goto    EXIT_INTERR
VERIFICAR15A
            movf    CONTADOR,0
            xorlw   d'36'
            btfss   STATUS,Z
            goto    EXIT_INTERR
            goto    COMPARAR_FINAL_A
COMPARAR_FINAL_A
            movf    BUFFER,W
```

```
            xorlw   'a'
            btfss   STATUS,Z
            goto    REINICIAR_CONTADOR
            goto    ENVIAR_SINCRONISMO_A
ENVIAR_SINCRONISMO_A
            bsf             PORTB,7
            bsf             PORTB,6
            movlw 'R'
            movwfTXREG
            call    BANCO1
TX?_SINCRONISMO_A
            btfss   TXSTA,TRMT
            goto    TX?_SINCRONISMO_A
            call    BANCO0
            goto    EXIT_INTERR
CAMBIO
            btfss   PORTC,4
            goto    PRENDER_UNOA
            movlw d'18'
            movwfCONTADOR
            movf   UNOA,W
            movwfUNO
            movf   DOSA,W
            movwfDOS
            movf   TRESA,W
            movwfTRES
            movf   CUATROA,W
            movwfCUATRO
            movf   CINCOA,W
            movwfCINCO
            movf   SEISA,W
            movwfSEIS
            movf   SIETEA,W
            movwfSIETE
            movf   T1A,W
            movwfT1
            movf   T2A,W
            movwfT2
            movf   T3A,W
            movwfT3
            movf   T4A,W
            movwfT4
            movf   T5A,W
            movwfT5
            movf   T6A,W
            movwfT6
```

```
        movf   T7A,W
        movwfT7
        clrf    UNOA
        clrf    DOSA
        clrf    TRESA
        clrf    CUATROA
        clrf    CINCOA
        clrf    SEISA
        clrf    SIETEA
        clrf    T1A
        clrf    T2A
        clrf    T3A
        clrf    T4A
        clrf    T5A
        clrf    T6A
        clrf    T7A
        return

; RETARDO de 1segundo ----------------------------------------------;

Retardo_1s                      ; La llamada "call" aporta 2 ciclos máquina.
        movlw d'10'             ; Aporta 1 ciclo máquina. Este es el valor de
"N".
        goto    Retardo_1Decima         ; Aporta 2 ciclos máquina.

; El próximo bloque "Retardo_1Decima" tarda:
; 1 + N + N + MxN + MxN + KxMxN + (K-1)xMxN + MxNx2 + (K-1)xMxNx2
+
;  + (M-1)xN + Nx2 + (M-1)xNx2 + (N-1) + 2 + (N-1)x2 + 2 =
; = (2 + 4M + 4MN + 4KM) ciclos máquina. Para K=249, M=100 y N=1 supone
100011
; ciclos máquina que a 4 MHz son 100011 µs = 100 ms = 0,1 s = 1 décima de
segundo.
;
Retardo_1Decima
        movwfR_ContC                    ; Aporta 1 ciclo máquina.
R1Decima_BucleExterno2
        movlw d'100'            ; Aporta Nx1 ciclos máquina. Este es el valor
de "M".
        movwfR_ContB                    ; Aporta Nx1 ciclos máquina.
R1Decima_BucleExterno
        movlw d'249'            ; Aporta MxNx1 ciclos máquina. Este es el
valor de "K".
        movwfR_ContA                    ; Aporta MxNx1 ciclos máquina.
R1Decima_BucleInterno
        nop                     ; Aporta KxMxNx1 ciclos máquina.
```

```
        decfsz R_ContA,F            ; (K-1)xMxNx1 cm (si no salta) + MxNx2
cm (al saltar).
        goto   R1Decima_BucleInterno    ;  Aporta  (K-1)xMxNx2  ciclos
máquina.
        decfsz R_ContB,F            ; (M-1)xNx1 cm (cuando no salta) + Nx2 cm
(al saltar).
        goto   R1Decima_BucleExterno    ; Aporta (M-1)xNx2 ciclos máquina.
        decfsz R_ContC,F            ; (N-1)x1 cm (cuando no salta) + 2 cm (al
saltar).
        goto   R1Decima_BucleExterno2   ; Aporta (N-1)x2 ciclos máquina.
        return                      ; El salto del retorno aporta 2 ciclos máquina.

;En total estas subrutinas tardan:
;                   (N= 20, M=100 y K=249).
; - Retardo_1s:          2 + 1 + 2 + (2 + 4N + 4MN + 4KMN) =  1000047
cm =  1

END
```

Apéndice D
Construcción de Circuitos impresos

Para la creación de las tarjetas de circuito impreso se utilizan láminas de fibra de vidrio recubiertas con capas de cobre adheridas sobre todo el sustrato, por una o ambas capas según las necesidades del circuito, después de realizado el diseño de distribución de los componentes electrónicos de los diferentes modelos de tarjetas se siguen los siguientes pasos:

1. Se imprimen los diversos modelos de tarjetas en papel común para verificar las separaciones de los orificios de los componentes y realizar los ajustes necesarios, hasta obtener las medidas y separaciones requeridas para cada uno de los dispositivos.
2. Los diagramas circuitales se imprimen en material termo sensible (papel transfer), se verifica cuidadosamente que todas las líneas de conducción tengan el espesor deseado y se confirma la posición y espaciamiento de cada uno de los componentes.
3. Unas vez obtenidos los diagramas impresos se fijaron cuidadosamente con cinta adhesiva a cada uno de las láminas de fibra de vidrio, previamente lijadas y se procede a aplicar calor, uniformemente con el uso de una plancha, con la intención de estampar las líneas y puntos de conexión en cada tarjeta. Cuando se observe que el diagrama circuital se encuentra adherido a la superficie de la lámina, se introducen las tarjetas en un recipiente con agua, para eliminar el exceso de papel.



Figura 1.- Tarjeta de UCS después de retirado el exceso de papel.

4. El proceso de atacado químico, para eliminar el excedente de cobre y lograr solo la permanencia del patrón deseado, es llevado a cabo, sumergiendo cada uno de las tarjetas en recipientes con de Cloruro Férrico. Con anterioridad se deben chequear las líneas y puntos impresos y completar de ser necesario las fallas encontradas con el uso de marcadores para acetato, que de igual forma impiden el paso del ácido a utilizar.



Figura 2.- Tarjeta de UCS introducida en el cloruro ferrico (a mitad del proceso de corrosión)

5. Cuando se observa que toda la capa de cobre sobrante ha desaparecido se retiran las láminas, se sumergen en agua limpia y se dejan secar. Para pasar luego a abrir cada uno de los orificios necesarios con la ayuda de un taladro de banco de precisión y mechas de distintas medidas en función del diámetro requerido.
6. Para retirar el exceso de papel y tinta adherido a las pistas, se utiliza una lija 300
7. Por último se procede a colocar los cables en las líneas de conexión necesarias y cada uno de los componentes en su respectiva posición para proceder con el uso de un cautín y estaño a soldar cada uno de los puntos de conexión.



Figura 3.-Parte posterior de la tarjeta con los cables de puente de conexión necesarios ya soldados

Para las tarjetas que requieran doble cara, se utiliza lámina con capas de cobre por ambos lados; luego de realizar el paso 3 del primer diagrama circuital, se abrien algunos orificios centrales, tanto en la baquelita como en la hoja de papel transfer con la otra cara del circuito, para lograr la correcta alineación del par de caras de la tarjeta, luego de tener las líneas del diagrama circuital plasmadas en ambos lados se continua con el resto de los pasos.

Apéndice E
Layout de circuitos impresos



Figura 1.- Layout de la tarjeta de la Unidad de Control de Semáforo



Figura 2.- Layout de la tarjeta de Alimentación



Figura 3.- Layout de la tarjeta de prototipos de semáforos, para luces principales y luces de cruces



Figura 4.- Layout de la tarjeta de prototipos de semáforos

Apéndice F
Pruebas

1. **Unidad de Simulación de la Central:** en la figura se puede observa el interfaz empleado para verificar el correcto funcionamiento de la USC.



Figura 1.- Interfaz Intersección

2. **Unidad de Transmisión Inalámbrica:** a continuación se presentan los comandos AT necesarios para establecer la conexión entre la USC y la UTI.

   Color negro: indica comandos introducidos al MODEM a través de Hyperterminal, para solicitar conexión

   Color rojo: indica la respuesta recibida

AT+CAD?
OK
AT+CRM=130
OK
AT*PID=5176360@cantv.net
OK
AT*PPW="*****" (Contraseña secreta propocionada por Movilnet)
OK
AT+DIP= "201.211.132.159"
OK
AT+DPORT= "4000"
OK
ATDT123
Opción 1 (Cuando no logra conectarse a la red)
CALL
NO CARRIER

Opción 2 (Cuando existe una conexión exitosa)
CALL
PPP
CONNECT

3. **Pruebas de compilación, inclusión y funcionamiento de software:** Entre las pruebas realizadas como ayuda para lograr la implementación de la Tarjeta para la unidad de Control de Semáforos (UCS), se encuentran:

Manejo de las Entradas y Salidas del PIC

Se programaron algunos pines como entradas digitales (en los cuales se conectaron 2 interruptores) y otros como salidas también digitales (en los cuales se colocaron 2 leds) de manera que cuando el valor lógico de las entradas fuera uno, activado por los interruptores, en las salidas del PIC se encendieran los leds.

Comunicación vía serial con la PC

Se programó el PIC para que se comunicara con el computador y con la ayuda de la herramienta desarrollada en Visual Basic, observar los resultados. Se envió un carácter desde el computador, el PIC lo visualizaba en forma binaria sobre leds y lo volviese a transmitir a la PC a modo de eco, para lograr observar el carácter enviado. La recepción del carácter por parte del PIC se controló mediante la habilitación de las interrupciones periféricas.

Comparación de caracteres

Se programó el PIC de manera que comparase el caracter enviado por la PC con un caracter específico, por ejemplo la letra "A". Básicamente, si el caracter enviado desde la PC es una "A", el PIC enciende un pin, para verificar la recepción y que se efectúen comandos solo en caso de recibir los caracteres correctos correspondientes al inicio de trama e identificador del semáforo.

4. **Interconexión entre la UCS y el Computador**: A continuación en la figura 2 se puede observa el interfaz empleado para verificar el envío y recepción de los caracteres enviados en forma serial a la UCS



Figura 2.- Interfaz RS232

Interconexión entre la UCS la UCI y el Computador: dada la limitación de trabajar con direcciones IP públicas, en los laboratorios de la universidad, fue necesario realizar un código sencillo para la UCI, que permitiera enviar y transmitir caracteres, con la finalidad de realizar pruebas, que facilitaran observar el comportamiento de la UCS ante los comandos enviados por la UCI y poder percibir mediante el interfaz del Mscomm, las respuestas enviadas por la UCS, obteniendo resultados satisfactorios al recibir los caracteres esperados para cada acción, permitiendo con esto pasar a la prueba final de integración del sistema.

Apéndice G
Tablas de Costos Detallado

Unidad de Transmisión Inalámbrica

Cantidad	Descripción	Precio Unitario (U$$)	Total (Bs.)
1	Módem AnyData EMII-800 tecnología 1xRTT CDMA2000	200	569.400,00
		Total Bs.	569.400,00

Tabla 1.- Costo de materiales para Unidad de Transmisión Inalámbrica

Unidad de Control de Intersección

Cantidad	Descripción	Precio Unitario(U$$)	Total (Bs.)
1	KIT para desarrollo para Microcontrolador	150,00	427.050,00
		Total Bs.	427.050,00

Tabla 2.- Costo de materiales para Unidad de Control de Intersección

En la tabla 3 se está considerando el costo de materiales de todos los circuitos impresos que fueron necesarios fabricar.

Circuitos impresos

Cantidad	Descripción	Precio Unitario	Total (Bs.)
8	Papel Transfer	6.000,00	48.000,00
2	Cloruro Férrico (Lt.)	15.904,00	31.808,00
2	Mecha 0,80'	1.000,00	2.000,00
2	Mecha 0,130'	1.000,00	2.000,00
1	Marcador de acetato	2.800,00	2.800,00
1	Transparencia	500,00	500,00
20	Estaño (m)	1.000,00	20.000,00
5824	Lamina de fibra de vidrio recubierta con cobre (1 cara, cm.)	12,00	69.888,00
4800	Lamina de fibra de vidrio recubierta con cobre (doble cara, cm.)	12,75	61.200,00
		Total Bs.	238.196,00

Tabla 3.- Costo de materiales para la construcción de circuitos impresos

Tarjeta de Alimentación

Cantidad	Descripción	Precio Unitario	Total (Bs.)
6	Conector molex una hilera 0,156'	3.150,00	18.900,00
8	Conector molex doble hilera 0,100'	1.500,00	12.000,00
2	Jack DC	1.243,86	2.487,72
2	Plug DC	513,16	1.026,32
1	Fuente alimentación DC/DC (U$$)	40,00	113.880,00
		Total Bs.	148.294,04

Tabla 4.- Costo de materiales para Tarjeta de Alimentación

Unidad de Control de Semáforo

Cantidad	Descripción	Precio Unitario	Total (Bs.)
1	Base P/IC 40 PIN	1.000,00	1.000,00
5	Bloques terminales de 3 contactos	1.200,00	6.000,00
2	Capacitor de 22pf	131,58	263,16
2	Conector molex doble hilera 0,100'	1.500,00	3.000,00
1	Conector molex una hilera 0,156'	3.150,00	3.150,00
1	Cristal3,579 Mhz	3.730,70	3.730,70
7	Diodo IN4148	220,00	1.540,00
2	Led	418,00	836,00
1	Pic 16F877A Microchip	25.000,00	25.000,00
7	Rele 5 Vdc	2.631,58	18.421,06
7	Resistencia	200,00	1.400,00
		Total Bs.	64.340,92

Tabla 5.- Costo de materiales para Unidad de Control de Semáforo

Prototipo de semáforo vehicular

Cantidad	Descripción	Precio Unitario	Total (Bs.)
1	Bloques terminales de 3 contactos	1.200,00	1.200,00
32	Led Rojo	500,00	16.000,00
20	Led Amarillo	418,00	8.360,00
39	Led Verde	300,00	11.700,00
5	Resistencia	671,89	3.359,45
		Total Bs.	40.619,45

Tabla 6.- Costo de materiales para Prototipo de semáforo vehicular

Prototipo de semáforo peatonal

Cantidad	Descripción	Precio Unitario	Total (Bs.)
1	Bloques terminales de 3 contactos	1.200,00	1.200,00
20	Led Rojo	500,00	10.000,00
21	Led Verde	300,00	6.300,00
2	Resistencia	671,89	1.343,78
		Total Bs.	18.843,78

Tabla 7.- Costo de materiales para Prototipo de semáforo peatonal

Apéndice H
Glosario

A

Accionamiento: Acción de un vehículo o peatón que ocasiona que un detector produzca una llamada en una fase.

B

Bit: (Binary Digit), dígito binario que adquiere el valor de 0 o 1

Byte: combinación consecutiva de 8 bits

Botón para Peatones: Dispositivo conectado a un semáforo mediante el cual los peatones pueden solicitar la indicación para cruzar una vía.

Botón para Alarmas: Dispositivo conectado a un semáforo mediante el cual brinda la posibilidad de notificar a la central sobre alguna situación de emergencia en la vía.

C

Canal de Bajada: Las señales de información se originan principalmente desde la central teniendo como destino la Unidad de Control de Semáforo (UCS).

Canal de Subida: Las señales de información se originan desde la unidad de control de semáforo (UCS), por medio de los dos botones manuales para cada semáforo, teniendo como destino la USC.

CECOTA: Centro de Control Inteligente de Tránsito Inteligente

Central: computadora o grupo de estas, considerado como el cerebro de PISACOTA encargado de las simulación, recepción, transmisión y procesamiento de datos recolectados por otros subsistemas, así como de ejecutar algoritmos de análisis estadísticos. Siendo así la encargada de generar y enviar las secuencias a cada intersección.

CDMA2000: Es un método de transmisión móvil celular de espectro extendido que permite a varios usuarios compartir el mismo espectro de radiofrecuencia por asignación de un código único a cada usuario activo

CIDI: Centro de Investigación y Desarrollo de Ingeniería

Circuito Impreso: Circuito eléctrico fabricado depositando material conductor sobre la superficie de una base aislante.

Conectores: Acoplador para unir cables o conectar un dispositivo.

Controlador de Semáforo: combinación de software y hardware que permite operar una intersección de semáforos con valores predeterminados, que pueden ser de: duración fija de ciclos, duración fija de intervalos y/o secuencias de intervalos .

D

Desfase: Relación en tiempo, expresada en segundos o en porcentaje de ciclo, determinada por la diferencia entre un punto del ciclo y un punto de referencia del mismo.

E

EAADT: Unidad de Transmisión Inalámbrica para Estaciones Automatizadas de Adquisición de Datos de Tráfico

G

Gabinete: Un cajetín exterior para contener la unidad de control y sus equipos asociados.

GSM: es un estándar para teléfonos móviles desarrollado por la ETS.

I

IATTC: Instituto Autónomo de Tránsito, Transporte y Circulación del Municipio Chacao

Intermitencia: Es el estado de un controlador de semáforos en el cual se irrumpe la secuencia normal de operación, desplegándose una cierta combinación de los semáforos con una frecuencia predeterminada.

Interrupciones: Eventos que se ejecutan en la programación, debido a un conjunto de condiciones predeterminadas.

M

Microntrolador: circuito integrado o chip que incluye en su interior las tres unidades funcionales de una computadora: CPU, Memoria y Unidades de E/S, es decir, se trata de un computador completo en un solo circuito integrado. Sus prestaciones son limitadas, pero su característica principal es su alto nivel de especialización.

MPLAP: Ambiente de programación usado para la programación del PIC

P

PIC: Circuito integrado o chip que incluye de forma interna las tres unidades funcionales de una computadora: CPU, memoria y Unidades de E/S

Pin: Contacto que sobresale de todo conector macho, también llamado terminal, es cada uno de los contactos terminales de un conector o componente electrónico, fabricado de un material conductor de la electricidad.

PISACOTA: Plataforma Integrada para el Seguimiento Análisis y Control del Tráfico Automotor

R

Relé: dispositivo destinado a producir en un circuito una modificación dada, cuando se cumplen determinadas condiciones.

S

SEMAVENCA: Empresa Venezolana dedicada al desarrollo de tecnología electrónica, enfocada principalmente a los controladores de tráfico.

T

TDMA: *Time Division Multiple Access*, o acceso múltiple por división de tiempo, es una tecnología inalámbrica de segunda generación para teléfonos móviles celulares

U

UCI: Unidad de Control de Intersección

UCS: Unidad de Control de Semáforo

USC: Unidad de Simulación de Central

UTI: Unidad de Transmisión Inalámbrica

V

Voltaje: diferencia de potencial entre dos puntos de un campo eléctrico, es igual al trabajo que realiza dicha unidad de carga positiva para transportarla desde un punto al otro.

W

Wi-Fi: es un conjunto de estándares para redes inalámbricas basado en las especificaciones IEEE 802.11, y representa a su vez una marca de la *Wi-Fi Alliance* (anteriormente la *Wireless Ethernet Compatibility Alliance*), la

organización comercial que prueba y certifica que los equipos cumplen los estándares IEEE 802.11x.

Wi-Max: es una tecnología basada en el estándar 802.16, que ofrece conectividad para redes metropolitanas inalámbricas de banda ancha.

Anexo A
Extracto de la Norma Venezolana. COVENIN (2753:1999)

NORMA VENEZOLANA

COVENIN 2753:1999

EQUIPOS DE CONTROL DE SEMÁFOROS.

1era Revisión

CODELECTRA
COMITE DE ELECTRICIDAD DE VENEZUELA

Fondo para la Normalización y Certificación de la Calidad

FONDONORMA

PROLOGO

La presente norma sustituye totalmente a la norma venezolana COVENIN **2753: 1999 Equipos de control de semáforos,** fue revisada de acuerdo a las directrices del Comité Técnico de Normalización **CT-11 Electricidad Electrónica y Comunicaciones,** por el **SC-2 Electrónica,** a través del convenio para la elaboración de normas suscrito entre **CODELECTRA y FONDONORMA,** siendo aprobada por **FONDONORMA** en la reunión del Consejo Superior **N° 99-11** de fecha **20/10/1999.**

En la revisión de está Norma participaron las siguientes entidades:

ALCALDÍA DE CHACAO
CONSESE
DELCAN
FONTUR
GRUPO 1.994, C.A.
INVICTA ELECTRÓNICA
M.T.C.
M.T.C. DIR. DE VIGILANCIA
SEMAVENCA
U.S.B.
VELECTRA

NORMA VENEZOLANA
EQUIPOS DE CONTROL DE SEMÁFOROS

COVENIN
2753:1999
(1ª Revisión.)

1 OBJETO

1.1 Esta norma venezolana establece los requisitos mínimos y métodos de ensayo que deben cumplir los equipos controladores de semáforos a ser utilizados en intersecciones viales señalizadas por semáforos.

1.2 La presente norma Venezolana tiene aplicabilidad a equipos controladores de semáforos. Esto incluye el gabinete, la unidad de control, los circuitos de conmutación de potencia, los circuitos de supervisión contra conflictos, los supresores de transitorios. Y los elementos de comunicación.

2 REFERENCIAS NORMATIVAS

2.1 Las siguientes normas contienen disposiciones que al ser citadas en este texto, constituyen requisitos de esta Norma Venezolana. Las ediciones indicadas estaban en vigencia en el momento de esta publicación. Como toda norma está sujeta a revisión, se recomienda a aquellos que realicen acuerdos en base a ellas, que analicen la conveniencia de usar las ediciones más recientes de las normas citadas.

2.2 NORMAS COVENIN:

COVENIN 200:1999 Código Eléctrico Nacional.

COVENIN 395:-1973 Ensayos fundamentales climáticos y de robustez mecánica para los equipos y componentes electrónicos. Parte 2: Ensayos. Ensayo B: Ensayo de calor seco.

COVENIN 405:1980 Ensayos fundamentales climáticos y de robustez mecánica para los equipos y componentes electrónicos. Parte 2: Ensayos. Ensayo Ca: Ensayo de calor húmedo continuo.

COVENIN 540:1998 Grados de protección proporcionados por las envolventes (cajas y gabinetes) utilizados en media y baja tensión (Código IP).

COVENIN 717:-1974 Ensayos fundamentales climáticos y de robustez mecánica para los equipos y componentes electrónicos. Parte 2: Ensayos. Ensayo Fc: Vibración (sinosoidales).

3 DEFINICIONES

3.1 ACCIONAMIENTO (ACTUATION)

Acción de un vehículo o un peatón que causa que un detector produzca una llamada en una fase.

3.2 ANILLO (RING)

En un semáforo accionado por el tránsito, sistema de indicaciones que gobiernan movimientos conflictivos y que se exhiben consecutivamente.

3.3 AVANCE DE INTERVALO (INTERVAL ADVANCE)

Comando que ocasiona la terminación inmediata del intervalo que está operando.

3.4 BOTÓN DE PULSADO MANUAL (MANUAL PUSH-BOTTON)

Dispositivo auxiliar para la operación manual de un controlador.

3.5 BOTÓN PARA PEATONES (PEDESTRIAN PUSH-BOTTON)

Dispositivo conectado a un semáforo mediante el cual los peatones pueden solicitar la indicación para cruzar una vía.

3.6 BRECHA (GAP)

Tiempo que transcurre entre el paso, por un punto fijo de una vía, del extremo trasero de un vehículo y el delantero del vehículo que lo sigue.

3.7 BRECHA MÁXIMA ACEPTABLE (ALLOWABLE GAP)

Brecha entre dos vehículos consecutivos que determina, en un valor superior a ella, cuando debe terminar el verde de una fase para ceder el derecho de paso a otra fase.

b) Duración fija de intervalo(s)
c) Secuencia(s) de intervalos

3.23 CONTROLADOR DE UN ANILLO (SINGLE-RING CONTROLLER)

Unidad de control que contiene dos o más fases temporizadas y seleccionadas individualmente y arregladas para ocurrir en un orden preestablecido.

3.24 CONTROLADOR MULTI-ANILLO (MULTI-RING CONTROLLER)

Unidad de control que contiene dos o más anillos entrelazados que se acomodan para temporizar en una secuencia preferida y para permitir temporizar en forma concurrente todos los anillos, sujeto a las restricciones de la línea de compatibilidad (barrera).

3.25 CONTROLADOR ESCLAVO (SLAVE CONTROLLER)

Unidad de control que opera los semáforos bajo la supervisión de un controlador maestro.

3.26 CONTROLADOR MAESTRO (MASTER CONTROLLER)

Unidad de control que opera los semáforos y proporciona la supervisión de otros controladores secundarios.

3.27 CONTROLADOR SEMI-ACCIONADO (SEMI-ACTUATED CONTROLLER)

Unidad de control donde se proporciona el accionamiento de uno o varios, pero no de todos los accesos de la intersección.

3.28 CONTROLADOR TOTALMENTE ACCIONADO (FULLY-ACTUATED CONTROLLER)

Unidad de control donde se proporciona el accionamiento de todos los accesos de la intersección.

3.29 CONMUTADOR DE LUCES (LOAD SWITCH)

Dispositivo usado para impartir energía a las luces de los semáforos.

3.30 COORDINACIÓN (COORDINATION)

Control de dos o más controladores de manera de proporcionar una relación entre verdes específicos de intersecciones adyacentes, en un periodo programado, para permitir la operación continua de grupos de vehículos sobre una vía a una determinada velocidad.

3.31 COORDINACIÓN EN BASE A TIEMPO (TIME-BASED COORDINATION)

Técnica de coordinación de controladores de semáforos que cambia los planes de temporización según reloj interno.

3.32 COORDINADOR (COORDINATOR)

Dispositivo, programa o rutina que proporciona coordinación.

3.33 DENSIDAD (DENSITY)

Medida de la concentración de vehículos, expresada en número de vehículos por kilómetro.

3.34 DESCANSO (REST)

Estado en el cual permanece el controlador al terminar la temporización de una llamada o de una fase.

3.35 DESCANSO EN ROJO (RED REST)

Opción mediante la cual, en la ausencia de demanda, el controlador regresará a un todo rojo en vez de permanecer en el verde de la última fase servida.

3.36 DESFASE (OFFSET)

Relación en tiempo, expresada en segundos o en porcentaje del ciclo, determinada por la diferencia entre un punto definido en el intervalo verde coordinado y un punto de referencia del sistema (tiempo cero del sistema).

3.37 DETECCIÓN (DETECTION)

Proceso de identificar el paso o la presencia de un vehículo en un punto específico o la presencia de uno o más vehículos en un área específica.

3.38 DETECCIÓN MEMORIZADA (LOCKING DETECTION)

Opción del circuito de diseño de una fase del controlador donde se registra la llamada de un vehículo que llega en el rojo (o amarillo), siendo la misma mantenida por el controlador después de que el vehículo abandona el área de detección y hasta que la llamada se satisface con una indicación de verde para dicha fase.

3.160 TIEMPO DE SOSTENIMIENTO DE PRESENCIA (PRESENCE HOLDING TIME)

Tiempo que un sistema de detección continuará indicando la presencia de un vehículo sobre el lazo del detector sin ningún ajuste para considerar que el vehículo ha salido de la zona de detección. Una vez hecho el ajuste, se da por terminado el accionamiento.

3.161 TIEMPO PARA REDUCIR (TIME TO REDUCE – TTR)

Durante el proceso de Reducción de Brecha, período de tiempo total para que el proceso de reducción de brecha tenga lugar.

3.162 TRANSICIÓN (TRANSITION)

Proceso mediante el cual el computador y los controladores locales de las intersecciones cambian de un programa a otro.

3.163 UNIDAD DEL DETECTOR (DETECTOR UNIT)

Dispositivo electrónico que es capaz de energizar un detector de lazo, de supervisar la inductancia del detector, y de responder a una disminución predeterminada en inductancia con una salida que indica el paso o la presencia de vehículos en la zona de detección. Es la unidad electrónica excluyendo los lazos y el cable al detector o detector. Existen dos tipos de unidades dependiendo del tipo de montaje en el gabinete:

a) De tarjeta (card-mounted): no tiene envoltura y se coloca insertado la tarjeta en la ranura correspondiente.
b) Con envoltura (shelf-mounted): la unidad electrónica viene protegida por una envoltura y se coloca directamente sobre un estante del gabinete.

3.164 VERDE MÁXIMO (MAXIMUM GREEN)

En un semáforo accionado por el tránsito, máxima duración que se permite a un intervalo verde cuando se ha recibido un accionamiento solicitando derecho de paso para una fase conflictiva.

3.165 VERDE MÍNIMO (MINIMUM GREEN)

Tiempo mínimo de verde garantizado de una fase. Si se coloca un tiempo en el control que se establece como verde mínimo, el tiempo de verde no deberá ser menor que dicho valor.

3.166 VERIFICACIÓN DE LLAMADA (CHECK)

Salida del controlador que indica la existencia de una llamada no servida.

3.167 VOLUMEN (VOLUME)

Número de vehículos que pasan por un punto de una vía en un período de tiempo determinado.

3.168 VOLUMEN-DENSIDAD (VOLUME-DENSITY)

Proceso usado con detectores colocados a cierta distancia de la intersección, y que hace uso del número de accionamientos vehiculares y del tiempo en espera de los vehículos para variar las porciones de los intervalos de verde, con el fin de aumentar la capacidad y minimizar demoras.

4. MATERIALES, DISEÑO Y FABRICACIÓN

4.1 MATERIALES

4.1.1 UNIDAD DE CONTROL

4.1.1.1 Las tarjetas de circuito impreso deberán estar elaboradas con láminas de fibra de vidrio epóxica o su equivalente, retardante a la flama.

4.1.2 GABINETE

4.1.2.1 El gabinete debe estar elaborado en lámina de acero tratado o en aluminio moldeado.

4.2 DISEÑO Y FABRICACIÓN

4.2.1 UNIDAD DE CONTROL

4.2.1.1 La unidad de control debe ser de diseño modular, mediante tarjetas desenchufables y fácilmente accesible para mantenimiento.

4.2.1.2 Las tarjetas de circuito impreso deben tener un espesor nominal no inferior a 1.5 mm y laminado de cobre no inferior a 55 µm.

4.2.1.3 Todos los huecos pasantes destinados para conexión eléctrica en las tarjetas de más de una cara, deberán ser metalizados, con un espesor mínimo de 25 µm de cobre.

4.2.1.4 Todas las superficies de contacto eléctrico, así como todos los caminos de conducción deben ser estañados con una capa conductora resistente a la corrosión con un espesor mínimo de 8 µm. Así mismo las

5.4.3.8.2 **Intermitencia de inicio**

5.4.3.8.2.1 El controlador debe proporcionar un período inicial ajustable de intermitencia entre 0 y 255 segundos, con incrementos de un (1) segundo, que debe ocurrir antes de la rutina de inicialización.

5.4.3.8.2.2 El periodo de intermitencia debe iniciarse cuando se restablezca la energía al controlador después de una interrupción de la misma. Este periodo no puede reducirse por ningún comando externo salvo por otra interrupción de energía.

5.4.3.8.2.3 Si existe un comando de cambio por prioridad durante la temporización del periodo de intermitencia inicial, el controlador mantendrá el periodo de intermitencia inicial por toda la duración de la demanda de cambio pro prioridad.

5.4.3.8.3 **Intermitencia programada**

5.4.3.8.3.1 Antes de iniciar la operación de intermitencia programada en un controlador accionado, se debe completar el tiempo mínimo de verde (o caminar más el despeje peatonal) de la fase activa para luego, en caso de ser necesario, temporizar los intervalos de despeje vehicular. Al finalizar el intervalo de despeje rojo (o final del ciclo), el controlador podrá temporizar una fase de entrada programada para entrar en modo de intermitencia por el tiempo establecido.

5.4.3.8.3.2 Una vez terminada la intermitencia programada, el controlador temporizará inmediatamente una fase programada de salida con las indicaciones de verde y caminar del primer intervalo del ciclo haciendo llamadas a todas las fases vehiculares y peatonales.

5.4.3.8.3.3 Antes de iniciar la operación de intermitencia, en un controlador de tiempo fijo, el controlador temporizará el intervalo programado de entrada y una vez completada la temporización, iniciará la intermitencia por el tiempo establecido. Una vez terminada la intermitencia programada, el controlador temporizará inmediatamente un intervalo programado de salida y después continuará temporizando los demás intervalos.

5.4.3.8.4 **Intermitencia por falla o conflicto**

5.4.3.8.4.1 En caso de producirse una falla en el equipo de control o detectar un conflicto por el monitor de conflicto malfuncionamiento, el controlador deberá transferir inmediatamente la operación de los semáforos a intermitencia.

5.4.4 OPERACIÓN BAJO UN SISTEMA DE CONTROL

5.4.4.1 En operación bajo un sistema de control, el controlador funciona coordinadamente con otros controladores, pudiendo recibir comandos desde la computadora del sistema de control central.

5.4.4.2 Bajo este modo de funcionamiento, el controlador puede operar de la siguientes maneras:

- Selección manual del modo de operación;
- Operación en base a tiempo;
- Operación interconectado (con controlador maestro);
- Operación por computadora.

5.4.4.3 **Selección Manual Del Modo De Operación**

5.4.4.3.1 Normalmente, en operación bajo un sistema de control, el controlador funciona recibiendo los comandos automáticamente de la computadora central o del controlador maestro. Sin embargo, para el tratamiento de situaciones anormales, tales como accidentes u otras ocasiones especiales, el controlador debe incluir las facilidades para permitir una operación manual de la secuencia de las fases.

5.4.4.3.2 Los siguientes modos de operación del controlador pueden ser seleccionada manualmente:

- Operación en base a tiempo;
- Operación accionada por el tránsito;
- Operación en tiempo fijo;
- Selección manual de las fases.

5.4.4.3.3 El controlador debe poder funcionar bajo cualquier plan de temporización y desfase que se haya seleccionado manualmente. Una selección manual del plan de temporización supersede cualquier otro comando para la selección de planes.

5.4.4.3.4 Cuando se opere bajo control manual, las fases terminarán tomando en consideración de que se hayan satisfecho los periodos mínimos de las fases involucradas, teniendo cuidado que no se sobrepasen las restricciones de secuencia de fases definidas para este modo de operación.

5.4.4.4 **Operación en Base A Tiempo**

5.4.4.4.1 El controlador funcionará en este modo de operación en base a la hora de su reloj interno. El reloj debe mantener una precisión mínima de dos (2) minutos por mes, con respecto al Tiempo Coordinado Universal, para el rango de temperatura de funcionamiento del

controlador. El reloj deberá mantener esta precisión por un período de treinta días donde puedan existir cortes de energía.

5.4.4.2 El control en base a tiempo debe ser un programa especial operando en el controlador. Deben ser posible programar un mínimo de 48 eventos en un año calendario y un mínimo de 12 eventos diarios. El calendario del reloj debe compensar por años bisiestos.

5.4.4.3 Bajo este modo de operación, el controlador proporciona la temporización de las fases y los desfases para la operación coordinada de los semáforos. El tiempo de referencia (punto cero) debe ser programable para referenciarlo a cualquier hora/minuto o al tiempo de un evento.

5.4.4.4 La pantalla del controlador debe proporcionar indicaciones que permiten identificar adecuadamente este modo de operación. Como mínimo, el controlador deberá indicar su estado actual de operación, destacando:

- Fecha, hora y día de la semana;
- Evento seleccionado.

5.4.4.5 Al ocurrir un cambio de plan, en este modo de operación, el plan en vigencia se terminará en la fase activa, y el nuevo plan deberá iniciarse con su primera fase.

5.4.4.6 Debe ser posible para el controlador buscar informaciones en una tabla de eventos y esas informaciones deben ser programadas a través de un interfaz. Además, debe ser posible analizar cada registro antes de ingresarlo a la tabla de eventos o anularlo. También, debe ser posible visualizar cada plan, de tal forma que al regresar al plan original no se pierda la coordinación del controlador con el resto del sistema.

5.4.4.7 Las condiciones de cambio de plan, de buscada de información en la tabla de eventos y visualización de los planes también son aplicables a la operación de controladores interconectados con un controlador maestro.

5.4.5 Operación Interconectado (Con Maestro)

5.4.5.1 Este modo de operación permite coordinar semáforos a lo largo de una arteria o en un área, utilizando para ello la cronometría del controlador maestro mediante su interconexión con los demás controladores del sistema. Todos los controladores de un sistema coordinado son operados a un ciclo común (o submúltiplo de éste) para cada plan particular. Básicamente, el controlador maestro genera un pulso de sincronización como punto de referencia para los desfases en cada controlador, y para el cambio de un plan al siguiente si se requiere.

5.4.4.6 Operación Por Computadora

5.4.4.6.1 Bajo esta modalidad de operación, el controlador será comandado remotamente por una computadora central vía una red de transmisión de datos. La unidad de comunicación debe venir integrada en el controlador.

5.4.4.6.2 La unidad de comunicación debe ser alimentada de la misma fuente que la lógica del controlador y debe existir un interfaz de estado sólido al microprocesador, en contraposición al interfaz de tipo aislado que se emplea en el caso de la unidad de comunicación separada.

5.5 SISTEMAS AUXILIARES

5.5.1 Los sistemas auxiliares del controlador incluyen:

- Los detectores;
- Las facilidades para semáforos peatonales;
- El sistema de coordinación por reloj maestro;
- Las facilidades de emergencia;
- La alimentación eléctrica;
- El monitor de conflicto o de malfuncionamiento.

5.5.2 DETECTORES

5.5.2.1 El equipo de detección o detectores, que sea vehicular o peatonal, es una unidad lógica independiente, la cual puede ser integrada en el controlador o ser instalada como una unidad independiente del mismo. Los detectores tienen como finalidad detectar e indicar la controlador la presencia y paso de vehículos o indicar la presencia de peatones.

5.5.2.2 Las salidas de los detectores están destinadas a influenciar la operación del controlador y generando cambios de fases y/o extensiones del derecho de paso. Tanto las características técnicas de estos equipos como su instalación serán motivo de otras normas independientes de ésta, sin perjuicio de los detalles cubiertos en esta norma.

5.5.2.3 Las demandas peatonales son registradas en base a botones peatonales cuya actuación establece una demanda por la fase adecuada.

5.5.2.4 Los detectores de vehículos están asociados con movimientos vehiculares y permiten:

- Llamar una fase;
- Extender un intervalo;
- Generar una demanda de cambio por prioridad;

Anexo B
Extracto de la hoja de información del microcontrolador C8051F120

SILICON LABORATORIES

C8051F120/1/2/3/4/5/6/7
C8051F130/1/2/3

Mixed Signal ISP Flash MCU Family

Analog Peripherals

- **10 or 12-bit SAR ADC**
  - ± 1 LSB INL
  - Programmable throughput up to 100 ksps
  - Up to 8 external inputs; programmable as single-ended or differential
  - Programmable amplifier gain: 16, 8, 4, 2, 1, 0.5
  - Data-dependent windowed interrupt generator
  - Built-in temperature sensor
- **8-bit SAR ADC ('F12x Only)**
  - Programmable throughput up to 500 ksps
  - 8 external inputs (single-ended or differential)
  - Programmable amplifier gain: 4, 2, 1, 0.5
- **Two 12-bit DACs ('F12x Only)**
  - Can synchronize outputs to timers for jitter-free waveform generation
- **Two Analog Comparators**
- **Voltage Reference**
- **V_{DD} Monitor/Brown-Out Detector**

On-Chip JTAG Debug & Boundary Scan

- On-chip debug circuitry facilitates full-speed, non-intrusive in-circuit/in-system debugging
- Provides breakpoints, single-stepping, watchpoints, stack monitor; inspect/modify memory and registers
- Superior performance to emulation systems using ICE-chips, target pods, and sockets
- IEEE1149.1 compliant boundary scan
- Complete development kit

100-Pin TQFP or 64-Pin TQFP Packaging

- Temperature Range: –40 to +85 °C
- RoHS Available

High Speed 8051 µC Core

- Pipelined instruction architecture; executes 70% of instruction set in 1 or 2 system clocks
- 100 MIPS or 50 MIPS throughput with on-chip PLL
- 2-cycle 16 x 16 MAC engine (C8051F120/1/2/3 and C8051F130/1/2/3 only)

Memory

- 8448 bytes internal data RAM (8 k + 256)
- 128 or 64 kB Banked Flash; in-system programmable in 1024-byte sectors
- External 64 kB data memory interface (programmable multiplexed or non-multiplexed modes)

Digital Peripherals

- 8 byte-wide port I/O (100TQFP); 5 V tolerant
- 4 Byte-wide port I/O (64TQFP); 5 V tolerant
- Hardware SMBus™ (I2C™ Compatible), SPI™, and two UART serial ports available concurrently
- Programmable 16-bit counter/timer array with 6 capture/compare modules
- 5 general purpose 16-bit counter/timers
- Dedicated watchdog timer; bi-directional reset pin

Clock Sources

- Internal precision oscillator: 24.5 MHz
- Flexible PLL technology
- External Oscillator: Crystal, RC, C, or clock

Voltage Supples

- Range: 2.7–3.6 V (50 MIPS) 3.0–3.6 V (100 MIPS)
- Power saving sleep and shutdown modes



Copyright © 2005 by Silicon Laboratories

21. UART0

UART0 is an enhanced serial port with frame error detection and address recognition hardware. UART0 may operate in full-duplex asynchronous or half-duplex synchronous modes, and mutiproccessor communication is fully supported. Receive data is buffered in a holding register, allowing UART0 to start reception of a second incoming data byte before software has finished reading the previous data byte. A Receive Overrun bit indicates when new received data is latched into the receive buffer before the previously received byte has been read.

UART0 is accessed via its associated SFR's, Serial Control (SCON0) and Serial Data Buffer (SBUF0). The single SBUF0 location provides access to both transmit and receive registers. Reading SCON0 accesses the Receive register and writing SCON0 accesses the Transmit register.

UART0 may be operated in polled or interrupt mode. UART0 has two sources of interrupts: a Transmit Interrupt flag, TI0 (SCON0.1) set when transmission of a data byte is complete, and a Receive Interrupt flag, RI0 (SCON0.0) set when reception of a data byte is complete. UART0 interrupt flags are not cleared by hardware when the CPU vectors to the interrupt service routine; they must be cleared manually by software. This allows software to determine the cause of the UART0 interrupt (transmit complete or receive complete).



Figure 21.1. UART0 Block Diagram

SFR Definition 21.1. SCON0: UART0 Control

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	Reset Value
SM00	SM10	SM20	REN0	TB80	RB80	TI0	RI0	00000000
Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	Bit Addressable

SFR Address: 0x98
SFR Page: 0

Bits7–6: SM00–SM10: Serial Port Operation Mode:
Write:
When written, these bits select the Serial Port Operation Mode as follows:

SM00	SM10	Mode
0	0	Mode 0: Synchronous Mode
0	1	Mode 1: 8-Bit UART, Variable Baud Rate
1	0	Mode 2: 9-Bit UART, Fixed Baud Rate
1	1	Mode 3: 9-Bit UART, Variable Baud Rate

Reading these bits returns the current UART0 mode as defined above.

Bit5: SM20: Multiprocessor Communication Enable.
The function of this bit is dependent on the Serial Port Operation Mode.
Mode 0: No effect
Mode 1: Checks for valid stop bit.
0: Logic level of stop bit is ignored.
1: RI0 will only be activated if stop bit is logic level 1.
Mode 2 and 3: Multiprocessor Communications Enable.
0: Logic level of ninth bit is ignored.
1: RI0 is set and an interrupt is generated only when the ninth bit is logic 1 and the received address matches the UART0 address or the broadcast address.

Bit4: REN0: Receive Enable.
This bit enables/disables the UART0 receiver.
0: UART0 reception disabled.
1: UART0 reception enabled.

Bit3: TB80: Ninth Transmission Bit.
The logic level of this bit will be assigned to the ninth transmission bit in Modes 2 and 3. It is not used in Modes 0 and 1. Set or cleared by software as required.

Bit2: RB80: Ninth Receive Bit.
The bit is assigned the logic level of the ninth bit received in Modes 2 and 3. In Mode 1, if SM20 is logic 0, RB80 is assigned the logic level of the received stop bit. RB8 is not used in Mode 0.

Bit1: TI0: Transmit Interrupt Flag.
Set by hardware when a byte of data has been transmitted by UART0 (after the 8th bit in Mode 0, or at the beginning of the stop bit in other modes). When the UART0 interrupt is enabled, setting this bit causes the CPU to vector to the UART0 interrupt service routine. This bit must be cleared manually by software

Bit0: RI0: Receive Interrupt Flag.
Set by hardware when a byte of data has been received by UART0 (as selected by the SM20 bit). When the UART0 interrupt is enabled, setting this bit causes the CPU to vector to the UART0 interrupt service routine. This bit must be cleared manually by software.

SFR Definition 21.2. SSTA0: UART0 Status and Clock Selection

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	Reset Value
FE0	RXOV0	TXCOL0	SMOD0	S0TCLK1	S0TCLK0	S0RCLK1	S0RCLK0	00000000
Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	

SFR Address: 0x91
SFR Page: 0

Bit7: FE0: Frame Error Flag.*
This flag indicates if an invalid (low) STOP bit is detected.
0: Frame Error has not been detected
1: Frame Error has been detected.

Bit6: RXOV0: Receive Overrun Flag.*
This flag indicates new data has been latched into the receive buffer before software has read the previous byte.
0: Receive overrun has not been detected.
1: Receive Overrun has been detected.

Bit5: TXCOL0: Transmit Collision Flag.*
This flag indicates user software has written to the SBUF0 register while a transmission is in progress.
0: Transmission Collision has not been detected.
1: Transmission Collision has been detected.

Bit4: SMOD0: UART0 Baud Rate Doubler Enable.
This bit enables/disables the divide-by-two function of the UART0 baud rate logic for configurations described in the UART0 section.
0: UART0 baud rate divide-by-two enabled.
1: UART0 baud rate divide-by-two disabled.

Bits3–2: UART0 Transmit Baud Rate Clock Selection Bits

S0TCLK1	S0TCLK0	**Serial Transmit Baud Rate Clock Source**
0	0	Timer 1 generates UART0 TX Baud Rate
0	1	Timer 2 Overflow generates UART0 TX baud rate
1	0	Timer 3 Overflow generates UART0 TX baud rate
1	1	Timer 4 Overflow generates UART0 TX baud rate

Bits1–0: UART0 Receive Baud Rate Clock Selection Bits

S0RCLK1	S0RCLK0	**Serial Receive Baud Rate Clock Source**
0	0	Timer 1 generates UART0 RX Baud Rate
0	1	Timer 2 Overflow generates UART0 RX baud rate
1	0	Timer 3 Overflow generates UART0 RX baud rate
1	1	Timer 4 Overflow generates UART0 RX baud rate

*Note: FE0, RXOV0, and TXCOL0 are flags only, and no interrupt is generated by these conditions.

SFR Definition 21.3. SBUF0: UART0 Data Buffer

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	Reset Value
								00000000
Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	

SFR Address: 0x99
SFR Page: 0

Bits7–0: SBUF0.[7:0]: UART0 Buffer Bits 7–0 (MSB–LSB)
This is actually two registers; a transmit and a receive buffer register. When data is moved to SBUF0, it goes to the transmit buffer and is held for serial transmission. Moving a byte to SBUF0 is what initiates the transmission. When data is moved from SBUF0, it comes from the receive buffer.

SFR Definition 21.4. SADDR0: UART0 Slave Address

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	Reset Value
								00000000
Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	

SFR Address: 0xA9
SFR Page: 0

Bits7–0: SADDR0.[7:0]: UART0 Slave Address
The contents of this register are used to define the UART0 slave address. Register SADEN0 is a bit mask to determine which bits of SADDR0 are checked against a received address: corresponding bits set to logic 1 in SADEN0 are checked; corresponding bits set to logic 0 are "don't cares".

SFR Definition 21.5. SADEN0: UART0 Slave Address Enable

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	Reset Value
								00000000
Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	

SFR Address: 0xB9
SFR Page: 0

Bits7–0: SADEN0.[7:0]: UART0 Slave Address Enable
Bits in this register enable corresponding bits in register SADDR0 to determine the UART0 slave address.
0: Corresponding bit in SADDR0 is a "don't care".
1: Corresponding bit in SADDR0 is checked against a received address.

22. UART1

UART1 is an asynchronous, full duplex serial port offering modes 1 and 3 of the standard 8051 UART. Enhanced baud rate support allows a wide range of clock sources to generate standard baud rates (details in **Section "22.1. Enhanced Baud Rate Generation" on page 300**). Received data buffering allows UART1 to start reception of a second incoming data byte before software has finished reading the previous data byte.

UART1 has two associated SFRs: Serial Control Register 1 (SCON1) and Serial Data Buffer 1 (SBUF1). The single SBUF1 location provides access to both transmit and receive registers. Reading SBUF1 accesses the buffered Receive register; writing SBUF1 accesses the Transmit register.

With UART1 interrupts enabled, an interrupt is generated each time a transmit is completed (TI1 is set in SCON1), or a data byte has been received (RI1 is set in SCON1). The UART1 interrupt flags are not cleared by hardware when the CPU vectors to the interrupt service routine. They must be cleared manually by software, allowing software to determine the cause of the UART1 interrupt (transmit complete or receive complete).



Figure 22.1. UART1 Block Diagram

SFR Definition 22.1. SCON1: Serial Port 1 Control

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	Reset Value
S1MODE	-	MCE1	REN1	TB81	RB81	TI1	RI1	01000000
Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	Bit Addressable

SFR Address: 0x98
SFR Page: 1

Bit7: S1MODE: Serial Port 1 Operation Mode.
This bit selects the UART1 Operation Mode.
0: Mode 0: 8-bit UART with Variable Baud Rate
1: Mode 1: 9-bit UART with Variable Baud Rate

Bit6: UNUSED. Read = 1b. Write = don't care.

Bit5: MCE1: Multiprocessor Communication Enable.
The function of this bit is dependent on the Serial Port 0 Operation Mode.
Mode 0: Checks for valid stop bit.
0: Logic level of stop bit is ignored.
1: RI1 will only be activated if stop bit is logic level 1.
Mode 1: Multiprocessor Communications Enable.
0: Logic level of ninth bit is ignored.
1: RI1 is set and an interrupt is generated only when the ninth bit is logic 1.

Bit4: REN1: Receive Enable.
This bit enables/disables the UART receiver.
0: UART1 reception disabled.
1: UART1 reception enabled.

Bit3: TB81: Ninth Transmission Bit.
The logic level of this bit will be assigned to the ninth transmission bit in 9-bit UART Mode. It is not used in 8-bit UART Mode. Set or cleared by software as required.

Bit2: RB81: Ninth Receive Bit.
RB81 is assigned the value of the STOP bit in Mode 0; it is assigned the value of the 9th data bit in Mode 1.

Bit1: TI1: Transmit Interrupt Flag.
Set by hardware when a byte of data has been transmitted by UART1 (after the 8th bit in 8-bit UART Mode, or at the beginning of the STOP bit in 9-bit UART Mode). When the UART1 interrupt is enabled, setting this bit causes the CPU to vector to the UART1 interrupt service routine. This bit must be cleared manually by software

Bit0: RI1: Receive Interrupt Flag.
Set to '1' by hardware when a byte of data has been received by UART1 (set at the STOP bit sampling time). When the UART1 interrupt is enabled, setting this bit to '1' causes the CPU to vector to the UART1 interrupt service routine. This bit must be cleared manually by software.

SFR Definition 22.2. SBUF1: Serial (UART1) Port Data Buffer

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	Reset Value
								00000000
Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	

SFR Address: 0x99
SFR Page: 1

Bits7–0: SBUF1[7:0]: Serial Data Buffer Bits 7-0 (MSB-LSB)
This SFR accesses two registers; a transmit shift register and a receive latch register. When data is written to SBUF1, it goes to the transmit shift register and is held for serial transmission. Writing a byte to SBUF1 is what initiates the transmission. A read of SBUF1 returns the contents of the receive latch.

Table 22.1. Timer Settings for Standard Baud Rates Using The Internal 24.5 MHz Oscillator

	Frequency: 24.5 MHz						
	Target Baud Rate (bps)	Baud Rate % Error	Oscillator Divide Factor	Timer Clock Source	SCA1-SCA0 (pre-scale select)*	T1M*	Timer 1 Reload Value (hex)
SYSCLK from Internal Osc.	230400	-0.32%	106	SYSCLK	XX	1	0xCB
	115200	-0.32%	212	SYSCLK	XX	1	0x96
	57600	0.15%	426	SYSCLK	XX	1	0x2B
	28800	-0.32%	848	SYSCLK / 4	01	0	0x96
	14400	0.15%	1704	SYSCLK / 12	00	0	0xB9
	9600	-0.32%	2544	SYSCLK / 12	00	0	0x96
	2400	-0.32%	10176	SYSCLK / 48	10	0	0x96
	1200	0.15%	20448	SYSCLK / 48	10	0	0x2B

X = Don't care
***Note:** SCA1-SCA0 and T1M bit definitions can be found in **Section 23.1**.

Table 22.2. Timer Settings for Standard Baud Rates Using an External 25.0 MHz Oscillator

	Frequency: 25.0 MHz						
	Target Baud Rate (bps)	Baud Rate % Error	Oscilla-tor Divide Factor	Timer Clock Source	SCA1-SCA0 (pre-scale select)*	T1M*	Timer 1 Reload Value (hex)
SYSCLK from External Osc.	230400	-0.47%	108	SYSCLK	XX	1	0xCA
	115200	0.45%	218	SYSCLK	XX	1	0x93
	57600	-0.01%	434	SYSCLK	XX	1	0x27
	28800	0.45%	872	SYSCLK / 4	01	0	0x93
	14400	-0.01%	1736	SYSCLK / 4	01	0	0x27
	9600	0.15%	2608	EXTCLK / 8	11	0	0x5D
	2400	0.45%	10464	SYSCLK / 48	10	0	0x93
	1200	-0.01%	20832	SYSCLK / 48	10	0	0x27
SYSCLK from Internal Osc.	57600	-0.47%	432	EXTCLK / 8	11	0	0xE5
	28800	-0.47%	864	EXTCLK / 8	11	0	0xCA
	14400	0.45%	1744	EXTCLK / 8	11	0	0x93
	9600	0.15%	2608	EXTCLK / 8	11	0	0x5D

X = Don't care

***Note:** SCA1-SCA0 and T1M bit definitions can be found in **Section 23.1**.

Table 22.3. Timer Settings for Standard Baud Rates Using an External 22.1184 MHz Oscillator

	Frequency: 22.1184 MHz						
	Target Baud Rate (bps)	Baud Rate % Error	Oscilla-tor Divide Factor	Timer Clock Source	SCA1-SCA0 (pre-scale select)*	T1M*	Timer 1 Reload Value (hex)
SYSCLK from External Osc.	230400	0.00%	96	SYSCLK	XX	1	0xD0
	115200	0.00%	192	SYSCLK	XX	1	0xA0
	57600	0.00%	384	SYSCLK	XX	1	0x40
	28800	0.00%	768	SYSCLK / 12	00	0	0xE0
	14400	0.00%	1536	SYSCLK / 12	00	0	0xC0
	9600	0.00%	2304	SYSCLK / 12	00	0	0xA0
	2400	0.00%	9216	SYSCLK / 48	10	0	0xA0
	1200	0.00%	18432	SYSCLK / 48	10	0	0x40
SYSCLK from Internal Osc.	230400	0.00%	96	EXTCLK / 8	11	0	0xFA
	115200	0.00%	192	EXTCLK / 8	11	0	0xF4
	57600	0.00%	384	EXTCLK / 8	11	0	0xE8
	28800	0.00%	768	EXTCLK / 8	11	0	0xD0
	14400	0.00%	1536	EXTCLK / 8	11	0	0xA0
	9600	0.00%	2304	EXTCLK / 8	11	0	0x70

X = Don't care

***Note:** SCA1-SCA0 and T1M bit definitions can be found in **Section 23.1**.

Table 22.4. Timer Settings for Standard Baud Rates Using the PLL

Frequency: 50.0 MHz						
Target Baud Rate (bps)	Baud Rate % Error	Oscilla-tor Divide Factor	Timer Clock Source	SCA1-SCA0 (pre-scale select)*	T1M*	Timer 1 Reload Value (hex)
230400	0.45%	218	SYSCLK	XX	1	0x93
115200	-0.01%	434	SYSCLK	XX	1	0x27
57600	0.45%	872	SYSCLK / 4	01	0	0x93
28800	-0.01%	1736	SYSCLK / 4	01	0	0x27
14400	0.22%	3480	SYSCLK / 12	00	0	0x6F
9600	-0.01%	5208	SYSCLK / 12	00	0	0x27
2400	-0.01%	20832	SYSCLK / 48	10	0	0x27

X = Don't care

*Note: SCA1-SCA0 and T1M bit definitions can be found in Section 23.1.

Table 22.5. Timer Settings for Standard Baud Rates Using the PLL

Frequency: 100.0 MHz						
Target Baud Rate (bps)	Baud Rate % Error	Oscilla-tor Divide Factor	Timer Clock Source	SCA1-SCA0 (pre-scale select)*	T1M*	Timer 1 Reload Value (hex)
230400	-0.01%	434	SYSCLK	XX	1	0x27
115200	0.45%	872	SYSCLK / 4	01	0	0x93
57600	-0.01%	1736	SYSCLK / 4	01	0	0x27
28800	0.22%	3480	SYSCLK / 12	00	0	0x6F
14400	-0.47%	6912	SYSCLK / 48	10	0	0xB8
9600	0.45%	10464	SYSCLK / 48	10	0	0x93

X = Don't care

*Note: SCA1-SCA0 and T1M bit definitions can be found in Section 23.1.

23.2. Timer 2, Timer 3, and Timer 4

Timers 2, 3, and 4 are 16-bit counter/timers, each formed by two 8-bit SFR's: TMRnL (low byte) and TMRnH (high byte) where n = 2, 3, and 4 for timers 2, 3, and 4 respectively. Timers 2 and 4 feature auto-reload, capture, and toggle output modes with the ability to count up or down. Timer 3 features auto-reload and capture modes, with the ability to count up or down. Capture Mode and Auto-reload mode are selected using bits in the Timer 2, 3, and 4 Control registers (TMRnCN). Toggle output mode is selected using the Timer 2 or 4 Configuration registers (TMRnCF). These timers may also be used to generate a square-wave at an external pin. As with Timers 0 and 1, Timers 2, 3, and 4 can use either the system clock (divided by one, two, or twelve), external clock (divided by eight) or transitions on an external input pin as its clock source. Timer 2 and 3 can be used to start an ADC Data Conversion and Timers 2, 3, and 4 can schedule DAC outputs. Timers 1, 2, 3, or 4 may be used to generate baud rates for UART 0. Only Timer 1 can be used to generate baud rates for UART 1.

The Counter/Timer Select bit C/Tn bit (TMRnCN.1) configures the peripheral as a counter or timer. Clearing C/Tn configures the Timer to be in a timer mode (i.e., the system clock or transitions on an external pin as the input for the timer). When C/Tn is set to 1, the timer is configured as a counter (i.e., high-to-low transitions at the Tn input pin increment (or decrement) the counter/timer register. Timer 3 and Timer 2 share the T2 input pin. Refer to **Section "18.1. Ports 0 through 3 and the Priority Crossbar Decoder" on page 238** for information on selecting and configuring external I/O pins for digital peripherals, such as the Tn pin.

Timer 2, 3, and 4 can use either SYSCLK, SYSCLK divided by 2, SYSCLK divided by 12, an external clock divided by 8, or high-to-low transitions on the Tn input pin as its clock source when operating in Counter/Timer with Capture mode. Clearing the C/Tn bit (TMRnCN.1) selects the system clock/external clock as the input for the timer. The Timer Clock Select bits TnM0 and TnM1 in TMRnCF can be used to select the system clock undivided, system clock divided by two, system clock divided by 12, or an external clock provided at the XTAL1/XTAL2 pins divided by 8 (see SFR Definition 23.13). When C/Tn is set to logic 1, a high-to-low transition at the Tn input pin increments the counter/timer register (i.e., configured as a counter).

23.2.1. Configuring Timer 2, 3, and 4 to Count Down

Timers 2, 3, and 4 have the ability to count down. When the timer's Decrement Enable Bit (DCENn) in the Timer Configuration Register (See SFR Definition 23.13) is set to '1', the timer can then count up or down. When DCENn = 1, the direction of the timer's count is controlled by the TnEX pin's logic level (Timer 3 shares the T2EX pin with Timer 2). When TnEX = 1, the counter/timer will count up; when TnEX = 0, the counter/timer will count down. To use this feature, TnEX must be enabled in the digital crossbar and configured as a digital input.

Note: When DCENn = 1, other functions of the TnEX input (i.e., capture and auto-reload) are not available. TnEX will only control the direction of the timer when DCENn = 1.

SFR Definition 23.8. TMRnCN: Timer 2, 3, and 4 Control

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	Reset Value
TFn	EXFn	-	-	EXENn	TRn	C/Tn	CP/RLn	00000000
Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	Bit Addressable

SFR Address: TMR2CN:0xC8;TMR3CN:0xC8;TMR4CN:0xC8
SFR Page: TMR2CN: page 0;TMR3CN: page 1;TMR4CN: page 2

Bit7: TFn: Timer 2, 3, and 4 Overflow/Underflow Flag.
Set by hardware when either the Timer overflows from 0xFFFF to 0x0000, underflows from the value placed in RCAPnH:RCAPnL to 0xFFFF (in Auto-reload Mode), or underflows from 0x0000 to 0xFFFF (in Capture Mode). When the Timer interrupt is enabled, setting this bit causes the CPU to vector to the Timer interrupt service routine. This bit is not automatically cleared by hardware and must be cleared by software.

Bit6: EXFn: Timer 2, 3, or 4 External Flag.
Set by hardware when either a capture or reload is caused by a high-to-low transition on the TnEX input pin and EXENn is logic 1. When the Timer interrupt is enabled, setting this bit causes the CPU to vector to the Timer Interrupt service routine. This bit is not automatically cleared by hardware and must be cleared by software.

Bit5–4: Reserved.

Bit3: EXENn: Timer 2, 3, and 4 External Enable.
Enables high-to-low transitions on TnEX to trigger captures, reloads, and control the direction of the timer/counter (up or down count). If DCENn = 1, TnEX will determine if the timer counts up or down when in Auto-reload Mode. If EXENn = 1, TnEX should be configured as a digital input.
0: Transitions on the TnEX pin are ignored.
1: Transitions on the TnEX pin cause capture, reload, or control the direction of timer count (up or down) as follows:
Capture Mode: '1'-to-'0' Transition on TnEX pin causes RCAPnH:RCAPnL to capture timer value.
Auto-Reload Mode:
DCENn = 0: '1'-to-'0' transition causes reload of timer and sets the EXFn Flag.
DCENn = 1: TnEX logic level controls direction of timer (up or down).

Bit2: TRn: Timer 2, 3, and 4 Run Control.
This bit enables/disables the respective Timer.
0: Timer disabled.
1: Timer enabled and running/counting.

Bit1: C/Tn: Counter/Timer Select.
0: Timer Function: Timer incremented by clock defined by TnM1:TnM0 (TMRnCF.4:TMRnCF.3).
1: Counter Function: Timer incremented by high-to-low transitions on external input pin.

Bit0: CP/RLn: Capture/Reload Select.
This bit selects whether the Timer functions in capture or auto-reload mode.
0: Timer is in Auto-Reload Mode.
1: Timer is in Capture Mode.

Note: Timer 3 and Timer 2 share the T2 and T2EX pins.

SFR Definition 23.9. TMRnCF: Timer 2, 3, and 4 Configuration

			R/W	R/W	R/W	R/W	R/W	Reset Value
-	-	-	TnM1	TnM0	TOGn	TnOE	DCENn	00000000
Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	

SFR Address: TMR2CF:0xC9;TMR3CF:0xC9;TMR4CF:0xC9
SFR Page TMR2CF: page 0;TMR3CF: page 1;TMR4CF: Page 2

Bit7–5: Reserved.

Bit4–3: TnM1 and TnM0: Timer Clock Mode Select Bits.
Bits used to select the Timer clock source. The sources can be the System Clock (SYSCLK), SYSCLK divided by 2 or 12, or the external clock divided by 8. Clock source is selected as follows:
00: SYSCLK/12
01: SYSCLK
10: EXTERNAL CLOCK/8 (Synchronized to the System Clock)
11: SYSCLK/2

Bit2: TOGn: Toggle output state bit.
When timer is used to toggle a port pin, this bit can be used to read the state of the output, or can be written to in order to force the state of the output (Timer 2 and Timer 4 Only).

Bit1: TnOE: Timer output enable bit.
This bit enables the timer to output a 50% duty cycle output to the timer's assigned external port pin.
NOTE: A timer is configured for Square Wave Output as follows:
CP/RLn = 0
C/Tn = 0
TnOE = 1
Load RCAPnH:RCAPnL (See "Square Wave Frequency (Timer 2 and Timer 4 Only)" on page 320.)
Configure Port Pin to output squarewave (See **Section "18. Port Input/Output" on page 235***)*
0: Output of toggle mode not available at Timers's assigned port pin.
1: Output of toggle mode available at Timers's assigned port pin.

Bit0: DCENn: Decrement Enable Bit.
This bit enables the timer to count up or down as determined by the state of TnEX.
0: Timer will count up, regardless of the state of TnEX.
1: Timer will count up or down depending on the state of TnEX as follows:
if TnEX = 0, the timer counts DOWN.
if TnEX = 1, the timer counts UP.

Note: Timer 3 and Timer 2 share the T2 and T2EX pins.

SFR Definition 23.10. RCAPnL: Timer 2, 3, and 4 Capture Register Low Byte

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	Reset Value
								00000000
Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	

SFR Address: RCAP2L: 0xCA; RCAP3L: 0xCA; RCAP4L: 0xCA
SFR Page: RCAP2L: page 0; RCAP3L: page 1; RCAP4L: page 2

Bits 7–0: RCAP2, 3, and 4L: Timer 2, 3, and 4 Capture Register Low Byte.
The RCAP2, 3, and 4L register captures the low byte of Timer 2, 3, and 4 when Timer 2, 3, and 4 is configured in capture mode. When Timer 2, 3, and 4 is configured in auto-reload mode, it holds the low byte of the reload value.

SFR Definition 23.11. RCAPnH: Timer 2, 3, and 4 Capture Register High Byte

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	Reset Value
								00000000
Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	

SFR Address: RCAP2H: 0xCB; RCAP3H: 0xCB; RCAP4H: 0xCB
SFR Page: RCAP2H: page 0; RCAP3H: page 1; RCAP4H: page 2

Bits 7–0: RCAP2, 3, and 4H: Timer 2, 3, and 4 Capture Register High Byte.
The RCAP2, 3, and 4H register captures the high byte of Timer 2, 3, and 4 when Timer 2, 3, and 4 is configured in capture mode. When Timer 2, 3, and 4 is configured in auto-reload mode, it holds the high byte of the reload value.

SFR Definition 23.12. TMRnL: Timer 2, 3, and 4 Low Byte

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	Reset Value
								00000000
Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	

SFR Address: TMR2L: 0xCC; TMR3L: 0xCC; TMR4L: 0xCC
SFR Page: TMR2L: page 0; TMR3L: page 1; TMR4L: page 2

Bits 7–0: TL2, 3, and 4: Timer 2, 3, and 4 Low Byte.
The TL2, 3, and 4 register contains the low byte of the 16-bit Timer 2, 3, and 4

SFR Definition 23.13. TMRnH Timer 2, 3, and 4 High Byte

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	Reset Value
								00000000
Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	

SFR Address: TMR2H: 0xCD; TMR3H: 0xCD; TMR4H: 0xCD
SFR Page: TMR2H: page 0; TMR3H: page 1; TMR4H: page 2

Bits 7–0: TH2, 3, and 4: Timer 2, 3, and 4 High Byte.
The TH2, 3, and 4 register contains the high byte of the 16-bit Timer 2, 3, and 4

Anexo C
Extracto de la hoja de información del microcontrolador 16F877

PIC16F87XA
Data Sheet

28/40/44-Pin Enhanced Flash Microcontrollers

© 2003 Microchip Technology Inc.

Note the following details of the code protection feature on Microchip devices:

- Microchip products meet the specification contained in their particular Microchip Data Sheet.
- Microchip believes that its family of products is one of the most secure families of its kind on the market today, when used in the intended manner and under normal conditions.
- There are dishonest and possibly illegal methods used to breach the code protection feature. All of these methods, to our knowledge, require using the Microchip products in a manner outside the operating specifications contained in Microchip's Data Sheets. Most likely, the person doing so is engaged in theft of intellectual property.
- Microchip is willing to work with the customer who is concerned about the integrity of their code.
- Neither Microchip nor any other semiconductor manufacturer can guarantee the security of their code. Code protection does not mean that we are guaranteeing the product as "unbreakable."

Code protection is constantly evolving. We at Microchip are committed to continuously improving the code protection features of our products. Attempts to break microchip's code protection feature may be a violation of the Digital Millennium Copyright Act. If such acts allow unauthorized access to your software or other copyrighted work, you may have a right to sue for relief under that Act.

Information contained in this publication regarding device applications and the like is intended through suggestion only and may be superseded by updates. It is your responsibility to ensure that your application meets with your specifications. No representation or warranty is given and no liability is assumed by Microchip Technology Incorporated with respect to the accuracy or use of such information, or infringement of patents or other intellectual property rights arising from such use or otherwise. Use of Microchip's products as critical components in life support systems is not authorized except with express written approval by Microchip. No licenses are conveyed, implicitly or otherwise, under any intellectual property rights.

Trademarks

The Microchip name and logo, the Microchip logo, Accuron, dsPIC, KEELOQ, MPLAB, PIC, PICmicro, PICSTART, PRO MATE and PowerSmart are registered trademarks of Microchip Technology Incorporated in the U.S.A. and other countries.

AmpLab, FilterLab, microID, MXDEV, MXLAB, PICMASTER, SEEVAL and The Embedded Control Solutions Company are registered trademarks of Microchip Technology Incorporated in the U.S.A.

Application Maestro, dsPICDEM, dsPICDEM.net, ECAN, ECONOMONITOR, FanSense, FlexROM, fuzzyLAB, In-Circuit Serial Programming, ICSP, ICEPIC, microPort, Migratable Memory, MPASM, MPLIB, MPLINK, MPSIM, PICkit, PICDEM, PICDEM.net, PowerCal, PowerInfo, PowerMate, PowerTool, rfLAB, rfPIC, Select Mode, SmartSensor, SmartShunt, SmartTel and Total Endurance are trademarks of Microchip Technology Incorporated in the U.S.A. and other countries.

Serialized Quick Turn Programming (SQTP) is a service mark of Microchip Technology Incorporated in the U.S.A.

All other trademarks mentioned herein are property of their respective companies.

© 2003, Microchip Technology Incorporated, Printed in the U.S.A., All Rights Reserved.

Printed on recycled paper.

DNV Certification, Inc. USA — ANSI-RAB QMS ACCREDITED — DNV MSC The Netherlands Accredited by the RvA — DNV — ISO 9001 / QS-9000 REGISTERED FIRM

Microchip received QS-9000 quality system certification for its worldwide headquarters, design and wafer fabrication facilities in Chandler and Tempe, Arizona in July 1999 and Mountain View, California in March 2002. The Company's quality system processes and procedures are QS-9000 compliant for its PICmicro® 8-bit MCUs, KEELOQ® code hopping devices, Serial EEPROMs, microperipherals, non-volatile memory and analog products. In addition, Microchip's quality system for the design and manufacture of development systems is ISO 9001 certified.

© 2003 Microchip Technology Inc.

MICROCHIP

PIC16F87XA

28/40/44-Pin Enhanced Flash Microcontrollers

Devices Included in this Data Sheet:

- PIC16F873A
- PIC16F874A
- PIC16F876A
- PIC16F877A

High-Performance RISC CPU:

- Only 35 single-word instructions to learn
- All single-cycle instructions except for program branches, which are two-cycle
- Operating speed: DC – 20 MHz clock input
  DC – 200 ns instruction cycle
- Up to 8K x 14 words of Flash Program Memory, Up to 368 x 8 bytes of Data Memory (RAM), Up to 256 x 8 bytes of EEPROM Data Memory
- Pinout compatible to other 28-pin or 40/44-pin PIC16CXXX and PIC16FXXX microcontrollers

Peripheral Features:

- Timer0: 8-bit timer/counter with 8-bit prescaler
- Timer1: 16-bit timer/counter with prescaler, can be incremented during Sleep via external crystal/clock
- Timer2: 8-bit timer/counter with 8-bit period register, prescaler and postscaler
- Two Capture, Compare, PWM modules
  - Capture is 16-bit, max. resolution is 12.5 ns
  - Compare is 16-bit, max. resolution is 200 ns
  - PWM max. resolution is 10-bit
- Synchronous Serial Port (SSP) with SPI™ (Master mode) and I^2C™ (Master/Slave)
- Universal Synchronous Asynchronous Receiver Transmitter (USART/SCI) with 9-bit address detection
- Parallel Slave Port (PSP) – 8 bits wide with external $\overline{RD}$, $\overline{WR}$ and $\overline{CS}$ controls (40/44-pin only)
- Brown-out detection circuitry for Brown-out Reset (BOR)

Analog Features:

- 10-bit, up to 8-channel Analog-to-Digital Converter (A/D)
- Brown-out Reset (BOR)
- Analog Comparator module with:
  - Two analog comparators
  - Programmable on-chip voltage reference (V_{REF}) module
  - Programmable input multiplexing from device inputs and internal voltage reference
  - Comparator outputs are externally accessible

Special Microcontroller Features:

- 100,000 erase/write cycle Enhanced Flash program memory typical
- 1,000,000 erase/write cycle Data EEPROM memory typical
- Data EEPROM Retention > 40 years
- Self-reprogrammable under software control
- In-Circuit Serial Programming™ (ICSP™) via two pins
- Single-supply 5V In-Circuit Serial Programming
- Watchdog Timer (WDT) with its own on-chip RC oscillator for reliable operation
- Programmable code protection
- Power saving Sleep mode
- Selectable oscillator options
- In-Circuit Debug (ICD) via two pins

CMOS Technology:

- Low-power, high-speed Flash/EEPROM technology
- Fully static design
- Wide operating voltage range (2.0V to 5.5V)
- Commercial and Industrial temperature ranges
- Low-power consumption

Device	Program Memory		Data SRAM (Bytes)	EEPROM (Bytes)	I/O	10-bit A/D (ch)	CCP (PWM)	MSSP		USART	Timers 8/16-bit	Comparators
	Bytes	# Single Word Instructions						SPI	Master I^2C			
PIC16F873A	7.2K	4096	192	128	22	5	2	Yes	Yes	Yes	2/1	2
PIC16F874A	7.2K	4096	192	128	33	8	2	Yes	Yes	Yes	2/1	2
PIC16F876A	14.3K	8192	368	256	22	5	2	Yes	Yes	Yes	2/1	2
PIC16F877A	14.3K	8192	368	256	33	8	2	Yes	Yes	Yes	2/1	2

© 2003 Microchip Technology Inc.

Pin Diagrams

28-Pin PDIP, SOIC, SSOP



28-Pin QFN



44-Pin QFN



© 2003 Microchip Technology Inc.

Pin Diagrams (Continued)



Table of Contents

1.0 Device Overview 5
2.0 Memory Organization 15
3.0 Data EEPROM and Flash Program Memory 33
4.0 I/O Ports 41
5.0 Timer0 Module 53
6.0 Timer1 Module 57
7.0 Timer2 Module 61
8.0 Capture/Compare/PWM Modules 63
9.0 Master Synchronous Serial Port (MSSP) Module 71
10.0 Addressable Universal Synchronous Asynchronous Receiver Transmitter (USART) 111
11.0 Analog-to-Digital Converter (A/D) Module 127
12.0 Comparator Module 135
13.0 Comparator Voltage Reference Module 141
14.0 Special Features of the CPU 143
15.0 Instruction Set Summary 159
16.0 Development Support 167
17.0 Electrical Characteristics 173
18.0 DC and AC Characteristics Graphs and Tables 197
19.0 Packaging Information 209
Appendix A: Revision History 219
Appendix B: Device Differences 219
Appendix C: Conversion Considerations 220
Index 221
On-Line Support 229
Systems Information and Upgrade Hot Line 229
Reader Response 230
PIC16F87XA Product Identification System 231

TO OUR VALUED CUSTOMERS

It is our intention to provide our valued customers with the best documentation possible to ensure successful use of your Microchip products. To this end, we will continue to improve our publications to better suit your needs. Our publications will be refined and enhanced as new volumes and updates are introduced.

If you have any questions or comments regarding this publication, please contact the Marketing Communications Department via E-mail at **docerrors@mail.microchip.com** or fax the **Reader Response Form** in the back of this data sheet to (480) 792-4150. We welcome your feedback.

Most Current Data Sheet

To obtain the most up-to-date version of this data sheet, please register at our Worldwide Web site at:

http://www.microchip.com

You can determine the version of a data sheet by examining its literature number found on the bottom outside corner of any page. The last character of the literature number is the version number, (e.g., DS30000A is version A of document DS30000).

Errata

An errata sheet, describing minor operational differences from the data sheet and recommended workarounds, may exist for current devices. As device/documentation issues become known to us, we will publish an errata sheet. The errata will specify the revision of silicon and revision of document to which it applies.

To determine if an errata sheet exists for a particular device, please check with one of the following:

- Microchip's Worldwide Web site; http://www.microchip.com
- Your local Microchip sales office (see last page)
- The Microchip Corporate Literature Center; U.S. FAX: (480) 792-7277

When contacting a sales office or the literature center, please specify which device, revision of silicon and data sheet (include literature number) you are using.

Customer Notification System

Register on our Web site at **www.microchip.com/cn** to receive the most current information on all of our products.

© 2003 Microchip Technology Inc.

FIGURE 2-3: PIC16F876A/877A REGISTER FILE MAP

Bank 0	File Address	Bank 1	File Address	Bank 2	File Address	Bank 3	File Address
Indirect addr.(*)	00h	Indirect addr.(*)	80h	Indirect addr.(*)	100h	Indirect addr.(*)	180h
TMR0	01h	OPTION_REG	81h	TMR0	101h	OPTION_REG	181h
PCL	02h	PCL	82h	PCL	102h	PCL	182h
STATUS	03h	STATUS	83h	STATUS	103h	STATUS	183h
FSR	04h	FSR	84h	FSR	104h	FSR	184h
PORTA	05h	TRISA	85h		105h		185h
PORTB	06h	TRISB	86h	PORTB	106h	TRISB	186h
PORTC	07h	TRISC	87h		107h		187h
PORTD(1)	08h	TRISD(1)	88h		108h		188h
PORTE(1)	09h	TRISE(1)	89h		109h		189h
PCLATH	0Ah	PCLATH	8Ah	PCLATH	10Ah	PCLATH	18Ah
INTCON	0Bh	INTCON	8Bh	INTCON	10Bh	INTCON	18Bh
PIR1	0Ch	PIE1	8Ch	EEDATA	10Ch	EECON1	18Ch
PIR2	0Dh	PIE2	8Dh	EEADR	10Dh	EECON2	18Dh
TMR1L	0Eh	PCON	8Eh	EEDATH	10Eh	Reserved(2)	18Eh
TMR1H	0Fh		8Fh	EEADRH	10Fh	Reserved(2)	18Fh
T1CON	10h		90h		110h		190h
TMR2	11h	SSPCON2	91h		111h		191h
T2CON	12h	PR2	92h		112h		192h
SSPBUF	13h	SSPADD	93h		113h		193h
SSPCON	14h	SSPSTAT	94h		114h		194h
CCPR1L	15h		95h		115h		195h
CCPR1H	16h		96h		116h		196h
CCP1CON	17h		97h	General Purpose Register 16 Bytes	117h	General Purpose Register 16 Bytes	197h
RCSTA	18h	TXSTA	98h		118h		198h
TXREG	19h	SPBRG	99h		119h		199h
RCREG	1Ah		9Ah		11Ah		19Ah
CCPR2L	1Bh		9Bh		11Bh		19Bh
CCPR2H	1Ch	CMCON	9Ch		11Ch		19Ch
CCP2CON	1Dh	CVRCON	9Dh		11Dh		19Dh
ADRESH	1Eh	ADRESL	9Eh		11Eh		19Eh
ADCON0	1Fh	ADCON1	9Fh		11Fh		19Fh
General Purpose Register 96 Bytes	20h	General Purpose Register 80 Bytes	A0h	General Purpose Register 80 Bytes	120h	General Purpose Register 80 Bytes	1A0h
	7Fh		EFh		16Fh		1EFh
		accesses 70h-7Fh	F0h	accesses 70h-7Fh	170h	accesses 70h - 7Fh	1F0h
			FFh		17Fh		1FFh

Unimplemented data memory locations, read as '0'.

* Not a physical register.

Note 1: These registers are not implemented on the PIC16F876A.

2: These registers are reserved; maintain these registers clear.

FIGURE 2-4: PIC16F873A/874A REGISTER FILE MAP

File Address	Bank 0	File Address	Bank 1	File Address	Bank 2	File Address	Bank 3
00h	Indirect addr.(*)	80h	Indirect addr.(*)	100h	Indirect addr.(*)	180h	Indirect addr.(*)
01h	TMR0	81h	OPTION_REG	101h	TMR0	181h	OPTION_REG
02h	PCL	82h	PCL	102h	PCL	182h	PCL
03h	STATUS	83h	STATUS	103h	STATUS	183h	STATUS
04h	FSR	84h	FSR	104h	FSR	184h	FSR
05h	PORTA	85h	TRISA	105h		185h	
06h	PORTB	86h	TRISB	106h	PORTB	186h	TRISB
07h	PORTC	87h	TRISC	107h		187h	
08h	PORTD(1)	88h	TRISD(1)	108h		188h	
09h	PORTE(1)	89h	TRISE(1)	109h		189h	
0Ah	PCLATH	8Ah	PCLATH	10Ah	PCLATH	18Ah	PCLATH
0Bh	INTCON	8Bh	INTCON	10Bh	INTCON	18Bh	INTCON
0Ch	PIR1	8Ch	PIE1	10Ch	EEDATA	18Ch	EECON1
0Dh	PIR2	8Dh	PIE2	10Dh	EEADR	18Dh	EECON2
0Eh	TMR1L	8Eh	PCON	10Eh	EEDATH	18Eh	Reserved(2)
0Fh	TMR1H	8Fh		10Fh	EEADRH	18Fh	Reserved(2)
10h	T1CON	90h		110h		190h	
11h	TMR2	91h	SSPCON2				
12h	T2CON	92h	PR2				
13h	SSPBUF	93h	SSPADD				
14h	SSPCON	94h	SSPSTAT				
15h	CCPR1L	95h					
16h	CCPR1H	96h					
17h	CCP1CON	97h					
18h	RCSTA	98h	TXSTA				
19h	TXREG	99h	SPBRG				
1Ah	RCREG	9Ah					
1Bh	CCPR2L	9Bh					
1Ch	CCPR2H	9Ch	CMCON				
1Dh	CCP2CON	9Dh	CVRCON				
1Eh	ADRESH	9Eh	ADRESL				
1Fh	ADCON0	9Fh	ADCON1				
20h	General Purpose Register 96 Bytes	A0h	General Purpose Register 96 Bytes	120h	accesses 20h-7Fh	1A0h	accesses A0h - FFh
7Fh		FFh		16Fh 170h		1EFh 1F0h	
				17Fh		1FFh	

Unimplemented data memory locations, read as '0'.
* Not a physical register.

Note 1: These registers are not implemented on the PIC16F873A.
2: These registers are reserved; maintain these registers clear.

© 2003 Microchip Technology Inc.

2.2.2.2 OPTION_REG Register

The OPTION_REG Register is a readable and writable register, which contains various control bits to configure the TMR0 prescaler/WDT postscaler (single assignable register known also as the prescaler), the external INT interrupt, TMR0 and the weak pull-ups on PORTB.

Note: To achieve a 1:1 prescaler assignment for the TMR0 register, assign the prescaler to the Watchdog Timer.

REGISTER 2-2: OPTION_REG REGISTER (ADDRESS 81h, 181h)

R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1
$\overline{\text{RBPU}}$	INTEDG	T0CS	T0SE	PSA	PS2	PS1	PS0
bit 7							bit 0

bit 7 **$\overline{\text{RBPU}}$:** PORTB Pull-up Enable bit
1 = PORTB pull-ups are disabled
0 = PORTB pull-ups are enabled by individual port latch values

bit 6 **INTEDG**: Interrupt Edge Select bit
1 = Interrupt on rising edge of RB0/INT pin
0 = Interrupt on falling edge of RB0/INT pin

bit 5 **T0CS**: TMR0 Clock Source Select bit
1 = Transition on RA4/T0CKI pin
0 = Internal instruction cycle clock (CLKO)

bit 4 **T0SE**: TMR0 Source Edge Select bit
1 = Increment on high-to-low transition on RA4/T0CKI pin
0 = Increment on low-to-high transition on RA4/T0CKI pin

bit 3 **PSA**: Prescaler Assignment bit
1 = Prescaler is assigned to the WDT
0 = Prescaler is assigned to the Timer0 module

bit 2-0 **PS2:PS0**: Prescaler Rate Select bits

Bit Value	TMR0 Rate	WDT Rate
000	1 : 2	1 : 1
001	1 : 4	1 : 2
010	1 : 8	1 : 4
011	1 : 16	1 : 8
100	1 : 32	1 : 16
101	1 : 64	1 : 32
110	1 : 128	1 : 64
111	1 : 256	1 : 128

Legend:			
R = Readable bit	W = Writable bit	U = Unimplemented bit, read as '0'	
- n = Value at POR	'1' = Bit is set	'0' = Bit is cleared	x = Bit is unknown

Note: When using Low-Voltage ICSP Programming (LVP) and the pull-ups on PORTB are enabled, bit 3 in the TRISB register must be cleared to disable the pull-up on RB3 and ensure the proper operation of the device

© 2003 Microchip Technology Inc.

2.2.2.3 INTCON Register

The INTCON register is a readable and writable register, which contains various enable and flag bits for the TMR0 register overflow, RB port change and external RB0/INT pin interrupts.

Note:	Interrupt flag bits are set when an interrupt condition occurs regardless of the state of its corresponding enable bit or the global enable bit, GIE (INTCON<7>). User software should ensure the appropriate interrupt flag bits are clear prior to enabling an interrupt.

REGISTER 2-3: INTCON REGISTER (ADDRESS 0Bh, 8Bh, 10Bh, 18Bh)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-x
GIE	PEIE	TMR0IE	INTE	RBIE	TMR0IF	INTF	RBIF
bit 7							bit 0

bit 7 **GIE:** Global Interrupt Enable bit
1 = Enables all unmasked interrupts
0 = Disables all interrupts

bit 6 **PEIE:** Peripheral Interrupt Enable bit
1 = Enables all unmasked peripheral interrupts
0 = Disables all peripheral interrupts

bit 5 **TMR0IE:** TMR0 Overflow Interrupt Enable bit
1 = Enables the TMR0 interrupt
0 = Disables the TMR0 interrupt

bit 4 **INTE:** RB0/INT External Interrupt Enable bit
1 = Enables the RB0/INT external interrupt
0 = Disables the RB0/INT external interrupt

bit 3 **RBIE:** RB Port Change Interrupt Enable bit
1 = Enables the RB port change interrupt
0 = Disables the RB port change interrupt

bit 2 **TMR0IF:** TMR0 Overflow Interrupt Flag bit
1 = TMR0 register has overflowed (must be cleared in software)
0 = TMR0 register did not overflow

bit 1 **INTF:** RB0/INT External Interrupt Flag bit
1 = The RB0/INT external interrupt occurred (must be cleared in software)
0 = The RB0/INT external interrupt did not occur

bit 0 **RBIF:** RB Port Change Interrupt Flag bit
1 = At least one of the RB7:RB4 pins changed state; a mismatch condition will continue to set the bit. Reading PORTB will end the mismatch condition and allow the bit to be cleared (must be cleared in software).
0 = None of the RB7:RB4 pins have changed state

Legend:			
R = Readable bit	W = Writable bit	U = Unimplemented bit, read as '0'	
- n = Value at POR	'1' = Bit is set	'0' = Bit is cleared	x = Bit is unknown

© 2003 Microchip Technology Inc.

2.2.2.4 PIE1 Register

The PIE1 register contains the individual enable bits for the peripheral interrupts.

Note: Bit PEIE (INTCON<6>) must be set to enable any peripheral interrupt.

REGISTER 2-4: PIE1 REGISTER (ADDRESS 8Ch)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
PSPIE(1)	ADIE	RCIE	TXIE	SSPIE	CCP1IE	TMR2IE	TMR1IE
bit 7							bit 0

bit 7 **PSPIE:** Parallel Slave Port Read/Write Interrupt Enable bit(1)
1 = Enables the PSP read/write interrupt
0 = Disables the PSP read/write interrupt

Note 1: PSPIE is reserved on PIC16F873A/876A devices; always maintain this bit clear.

bit 6 **ADIE**: A/D Converter Interrupt Enable bit
1 = Enables the A/D converter interrupt
0 = Disables the A/D converter interrupt

bit 5 **RCIE**: USART Receive Interrupt Enable bit
1 = Enables the USART receive interrupt
0 = Disables the USART receive interrupt

bit 4 **TXIE**: USART Transmit Interrupt Enable bit
1 = Enables the USART transmit interrupt
0 = Disables the USART transmit interrupt

bit 3 **SSPIE**: Synchronous Serial Port Interrupt Enable bit
1 = Enables the SSP interrupt
0 = Disables the SSP interrupt

bit 2 **CCP1IE**: CCP1 Interrupt Enable bit
1 = Enables the CCP1 interrupt
0 = Disables the CCP1 interrupt

bit 1 **TMR2IE**: TMR2 to PR2 Match Interrupt Enable bit
1 = Enables the TMR2 to PR2 match interrupt
0 = Disables the TMR2 to PR2 match interrupt

bit 0 **TMR1IE**: TMR1 Overflow Interrupt Enable bit
1 = Enables the TMR1 overflow interrupt
0 = Disables the TMR1 overflow interrupt

Legend:			
R = Readable bit	W = Writable bit	U = Unimplemented bit, read as '0'	
- n = Value at POR	'1' = Bit is set	'0' = Bit is cleared	x = Bit is unknown

© 2003 Microchip Technology Inc.

2.2.2.5 PIR1 Register

The PIR1 register contains the individual flag bits for the peripheral interrupts.

Note:	Interrupt flag bits are set when an interrupt condition occurs regardless of the state of its corresponding enable bit or the global enable bit, GIE (INTCON<7>). User software should ensure the appropriate interrupt bits are clear prior to enabling an interrupt.

REGISTER 2-5: PIR1 REGISTER (ADDRESS 0Ch)

R/W-0	R/W-0	R-0	R-0	R/W-0	R/W-0	R/W-0	R/W-0
PSPIF(1)	ADIF	RCIF	TXIF	SSPIF	CCP1IF	TMR2IF	TMR1IF
bit 7							bit 0

bit 7 **PSPIF:** Parallel Slave Port Read/Write Interrupt Flag bit(1)
1 = A read or a write operation has taken place (must be cleared in software)
0 = No read or write has occurred
Note 1: PSPIF is reserved on PIC16F873A/876A devices; always maintain this bit clear.

bit 6 **ADIF**: A/D Converter Interrupt Flag bit
1 = An A/D conversion completed
0 = The A/D conversion is not complete

bit 5 **RCIF**: USART Receive Interrupt Flag bit
1 = The USART receive buffer is full
0 = The USART receive buffer is empty

bit 4 **TXIF**: USART Transmit Interrupt Flag bit
1 = The USART transmit buffer is empty
0 = The USART transmit buffer is full

bit 3 **SSPIF**: Synchronous Serial Port (SSP) Interrupt Flag bit
1 = The SSP interrupt condition has occurred and must be cleared in software before returning from the Interrupt Service Routine. The conditions that will set this bit are:
- SPI – A transmission/reception has taken place.
- I^2C Slave – A transmission/reception has taken place.
- I^2C Master
  - A transmission/reception has taken place.
  - The initiated Start condition was completed by the SSP module.
  - The initiated Stop condition was completed by the SSP module.
  - The initiated Restart condition was completed by the SSP module.
  - The initiated Acknowledge condition was completed by the SSP module.
  - A Start condition occurred while the SSP module was Idle (multi-master system).
  - A Stop condition occurred while the SSP module was Idle (multi-master system).

0 = No SSP interrupt condition has occurred

bit 2 **CCP1IF**: CCP1 Interrupt Flag bit
Capture mode:
1 = A TMR1 register capture occurred (must be cleared in software)
0 = No TMR1 register capture occurred
Compare mode:
1 = A TMR1 register compare match occurred (must be cleared in software)
0 = No TMR1 register compare match occurred
PWM mode:
Unused in this mode.

bit 1 **TMR2IF**: TMR2 to PR2 Match Interrupt Flag bit
1 = TMR2 to PR2 match occurred (must be cleared in software)
0 = No TMR2 to PR2 match occurred

bit 0 **TMR1IF**: TMR1 Overflow Interrupt Flag bit
1 = TMR1 register overflowed (must be cleared in software)
0 = TMR1 register did not overflow

Legend:			
R = Readable bit	W = Writable bit	U = Unimplemented bit, read as '0'	
- n = Value at POR	'1' = Bit is set	'0' = Bit is cleared	x = Bit is unknown

© 2003 Microchip Technology Inc.

5.2 Using Timer0 with an External Clock

When no prescaler is used, the external clock input is the same as the prescaler output. The synchronization of T0CKI with the internal phase clocks is accomplished by sampling the prescaler output on the Q2 and Q4 cycles of the internal phase clocks. Therefore, it is necessary for T0CKI to be high for at least 2 Tosc (and a small RC delay of 20 ns) and low for at least 2 Tosc (and a small RC delay of 20 ns). Refer to the electrical specification of the desired device.

5.3 Prescaler

There is only one prescaler available which is mutually exclusively shared between the Timer0 module and the Watchdog Timer. A prescaler assignment for the Timer0 module means that there is no prescaler for the Watchdog Timer and vice versa. This prescaler is not readable or writable (see Figure 5-1).

The PSA and PS2:PS0 bits (OPTION_REG<3:0>) determine the prescaler assignment and prescale ratio.

When assigned to the Timer0 module, all instructions writing to the TMR0 register (e.g., `CLRF 1`, `MOVWF 1`, `BSF 1,x`....etc.) will clear the prescaler. When assigned to WDT, a `CLRWDT` instruction will clear the prescaler along with the Watchdog Timer. The prescaler is not readable or writable.

Note:	Writing to TMR0 when the prescaler is assigned to Timer0 will clear the prescaler count, but will not change the prescaler assignment.

REGISTER 5-1: OPTION_REG REGISTER

R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1
$\overline{\text{RBPU}}$	INTEDG	T0CS	T0SE	PSA	PS2	PS1	PS0
bit 7							bit 0

bit 7 **$\overline{\text{RBPU}}$**

bit 6 **INTEDG**

bit 5 **T0CS**: TMR0 Clock Source Select bit
1 = Transition on T0CKI pin
0 = Internal instruction cycle clock (CLKO)

bit 4 **T0SE**: TMR0 Source Edge Select bit
1 = Increment on high-to-low transition on T0CKI pin
0 = Increment on low-to-high transition on T0CKI pin

bit 3 **PSA**: Prescaler Assignment bit
1 = Prescaler is assigned to the WDT
0 = Prescaler is assigned to the Timer0 module

bit 2-0 **PS2:PS0**: Prescaler Rate Select bits

Bit Value	TMR0 Rate	WDT Rate
000	1 : 2	1 : 1
001	1 : 4	1 : 2
010	1 : 8	1 : 4
011	1 : 16	1 : 8
100	1 : 32	1 : 16
101	1 : 64	1 : 32
110	1 : 128	1 : 64
111	1 : 256	1 : 128

Legend:			
R = Readable bit	W = Writable bit	U = Unimplemented bit, read as '0'	
- n = Value at POR	'1' = Bit is set	'0' = Bit is cleared	x = Bit is unknown

Note:	To avoid an unintended device Reset, the instruction sequence shown in the PICmicro® Mid-Range MCU Family Reference Manual (DS33023) must be executed when changing the prescaler assignment from Timer0 to the WDT. This sequence must be followed even if the WDT is disabled.

© 2003 Microchip Technology Inc.

14.11.1 INT INTERRUPT

External interrupt on the RB0/INT pin is edge triggered, either rising if bit INTEDG (OPTION_REG<6>) is set or falling if the INTEDG bit is clear. When a valid edge appears on the RB0/INT pin, flag bit, INTF (INTCON<1>), is set. This interrupt can be disabled by clearing enable bit, INTE (INTCON<4>). Flag bit INTF must be cleared in software in the Interrupt Service Routine before re-enabling this interrupt. The INT interrupt can wake-up the processor from Sleep if bit INTE was set prior to going into Sleep. The status of global interrupt enable bit, GIE, decides whether or not the processor branches to the interrupt vector following wake-up. See **Section 14.14 "Power-down Mode (Sleep)"** for details on Sleep mode.

14.11.2 TMR0 INTERRUPT

An overflow (FFh → 00h) in the TMR0 register will set flag bit, TMR0IF (INTCON<2>). The interrupt can be enabled/disabled by setting/clearing enable bit, TMR0IE (INTCON<5>). See **Section 5.0 "Timer0 Module"**.

14.11.3 PORTB INTCON CHANGE

An input change on PORTB<7:4> sets flag bit, RBIF (INTCON<0>). The interrupt can be enabled/disabled by setting/clearing enable bit, RBIE (INTCON<4>). See **Section 4.2 "PORTB and the TRISB Register"**.

14.12 Context Saving During Interrupts

During an interrupt, only the return PC value is saved on the stack. Typically, users may wish to save key registers during an interrupt (i.e., W register and Status register). This will have to be implemented in software.

For the PIC16F873A/874A devices, the register W_TEMP must be defined in both Banks 0 and 1 and must be defined at the same offset from the bank base address (i.e., If W_TEMP is defined at 0x20 in Bank 0, it must also be defined at 0xA0 in Bank 1). The registers, PCLATH_TEMP and STATUS_TEMP, are only defined in Bank 0.

Since the upper 16 bytes of each bank are common in the PIC16F876A/877A devices, temporary holding registers, W_TEMP, STATUS_TEMP and PCLATH_TEMP, should be placed in here. These 16 locations don't require banking and therefore, make it easier for context save and restore. The same code shown in Example 14-1 can be used.

EXAMPLE 14-1: SAVING STATUS, W AND PCLATH REGISTERS IN RAM

```
MOVWF   W_TEMP          ;Copy W to TEMP register
SWAPF   STATUS,W        ;Swap status to be saved into W
CLRF    STATUS          ;bank 0, regardless of current bank, Clears IRP,RP1,RP0
MOVWF   STATUS_TEMP     ;Save status to bank zero STATUS_TEMP register
MOVF    PCLATH, W       ;Only required if using pages 1, 2 and/or 3
MOVWF   PCLATH_TEMP     ;Save PCLATH into W
CLRF    PCLATH          ;Page zero, regardless of current page
:
:(ISR)                  ;(Insert user code here)
:
MOVF    PCLATH_TEMP, W  ;Restore PCLATH
MOVWF   PCLATH          ;Move W into PCLATH
SWAPF   STATUS_TEMP,W   ;Swap STATUS_TEMP register into W
                        ;(sets bank to original state)
MOVWF   STATUS          ;Move W into STATUS register
SWAPF   W_TEMP,F        ;Swap W_TEMP
SWAPF   W_TEMP,W        ;Swap W_TEMP into W
```


© 2003 Microchip Technology Inc.

Anexo D
EMII-800 User Manual Application Information

AnyDATA

AnyTime AnyPlace Any Wireless
Data Solutions

EMII-800 User Manual

Application Information

EMII-800-V2.0

December 5, 2002

AnyDATA.NET Inc.
Hanvit Bank B/D 6F
Byulyang-dong Kwachon
KOREA
Tel) 82-2-504-3360
Fax) 82-2-504-3362

AnyDATA.NET Inc.
Hanvit Bank B/D 6F
Byulyang-dong Kwachon
KOREA

Copyright © 2001 **AnyDATA.NET Inc.**.
All rights reserved. Printed in the Republic Of KOREA.

All data and information contained in or disclosed by this document are confidential and proprietary information of **AnyDATA.NET Inc.**, and all rights therein are expressly reserved. By accepting this material, the recipient agrees that this material and the information contained therein are held in confidence and in trust and will not be used, copied, reproduced in whole or in part, nor its contents revealed in any manner to others without the express written permission of **AnyDATA.NET Inc.**

AnyDATA.NET Proprietary: Restricted Distribution. This document contains critical information about **AnyDATA.NET** products and may not be distributed to anyone without permission of **AnyDATA.NET Inc.** All data and information contained in this document are proprietary and confidential information of **AnyDATA.NET Inc.** No part of this document may be reproduced, in any form or any means without written permission of **AnyDATA.**NET Inc.

Although the information in this document has been carefully reviewed and it's believed to be reliable, **AnyDATA.NET Inc.** does not assume any liability arising out of the application or use of any product described herein. Neither does it convey any license under its patent rights nor rights of others.

Send Technical Questions to:
paiton@AnyDATA.NET

EMII-800 Reference Manual Application Information
EMII-800-V1.0
February 15, 2002

Restricted Distribution
DO NOT COPY

Introduction

This Manual provides hardware interface and programming information for EMII-800 CDMA Wireless Data Modem.
Users can connect the EMII-800 to their PC or Notebook and easily test the wireless communications.

Disclaimer and Limitation of Liability

AnyDATA.NET Inc. assumes no responsibility for any damage or loss resulting from the misuse of its products. AnyDATA.NET Inc. assumes no responsibility for any loss or claims by third parties, which may arise through the use of its products.
AnyDATA.NET Inc. assumes no responsibility for any damage or loss caused by the deletion or loss of data as a result of malfunctions or repairs.

The information disclosed herein is the exclusive property of AnyDATA.NET Inc. and no part of this publication may be reproduced or transmitted in any form or by any means including electronic storage, reproduction, execution or transmission without the prior written consent of AnyDATA.NET Inc. The information contained in this document is subject to change without notice.

Reproduction, adaptation or translation of this document is prohibited without prior written permission of AnyDATA.NET Inc.

FCC RF Exposure Information

Warning! Read this information before using this device.

In August 1996 the Federal Communications Commission (FCC) of the United States with its action in Report and Order FCC 96-326 adopted an updated safety standard for human exposure to radio frequency electromagnetic energy emitted by FCC regulated transmitters. Those guidelines are consistent with the safety standard previously set by both U.S. and international standards bodies. The design of this device complies with the FCC guidelines and these international standards.

CAUTION

- **Operating Requirements**

Restricted Distribution DO NOT COPY

- The user cannot make any changes or modifications not expressly approved by the party responsible for compliance; otherwise it could void the user's authority to operate the equipment.
- To satisfy FCC RF exposure compliance requirements for a mobile transmitting device, this device and its antenna should generally maintain a separation distance of 20cm or more from a person's body.

Special accessories

In order to ensure that this device is in compliance with FCC regulation, special accessories are provided with this device and must be used with this device only. The user should not use accessories other than the special accessories given with this device

Restricted Distribution DO NOT COPY

Contents

1 Introduction
- 1.1 Purpose
- 1.2 Organization
- 1.3 Revision History
- 1.4 References
- 1.5 Acronym List

2 Overview
- 2.1 Application Description
- 2.2 Technical Specifications
  - 2.2.1 General Specification
  - 2.2.2 Receive Specification
  - 2.2.3 Transmit Specification
  - 2.2.4 Standards
- 2.3 Interface Diagram
- 2.4 EMII-800 General Features
- 2.5 Internal Module Features

3 PIN Description
- 3.1 8-Pin Connector (RS232 Standard)
- 3.2 3-Pin Connector (Debugging)
- 3.3 DC Power Connector

4 Interface Descriptions
- 4.1 Overview
- 4.2 RS232 Interface (Standard)
- 4.3 LED

Restricted Distribution DO NOT COPY

5 Electrical Specifications

5.1 Absolute Maximum Ratings

5.2 Recommended Operating Conditions

5.3 Power Consumption

5.4 Serial Interface Electrical Specifications

6 Mechanical Dimension

6.1 EMII-800 Outline

7 FCC Notice

1. Introduction

1.1 Purpose

This Manual provides hardware interface and programming information for the EMII-800 CDMA Wireless Data Module.

1.2 Organization

This manual discusses the interface and operation of the module and is divided into the following subsections:

- Section 2 – Introduces users to the EMII-800 CDMA Wireless Data Module's basic features and general specifications.
- Section 3 – Contains EMII-800 Pin descriptions - DC12V Input Port, 8-pin Serial Port, and Debugging Port.
- Section 4 – Describes the UART Interface.
- Section 5 – Specifies the recommended operating conditions, DC voltage characteristics, I/O timing, and power estimations for the module.
- Section 6 – Provides package dimensions and outlook features for the module.
- Section 7 – Describes the FCC Notice.

1.3 Revision History

The revision history for this document is shown in Table 1-1.

Table 1-1 Revision History

Version	Date	Description
V1.0	Feb. 2002	Initial Release
V2.0	Dec. 2002	Corrected document content

1.4 References

1. QUALCOMM Incorporated. MSM5100 Mobile Station Modem™: Component Supply Specification. 80-V2180-7-X1, July 13, 2001.
2. QUALCOMM Incorporated. MSM5100™ Mobile Station Modem: Device Specification (Preliminary Information). 93-V2180-1-X3, August 30, 2001.
3. QUALCOMM Incorporated. SURF5100 User Manual. 80-V2535-1-X1, March 28, 2001.

1.5 Acronym List

Term	Definition
CDMA	Code-Division Multiple Access
CODEC	Coder-Decoder
GPIO	General-purpose Input/Output
JTAG	Joint Test Action Group (ANSI/ICEEE Std. 1149.1-1990)
LCD	Liquid Crystal Display
LDO	Voltage Regulator
LED	Light Emitting Diode
PCB	Printed Circuit Board
PCM	Pulse Coded Modulation
PCS	Personal Communications Service
RF	Radio Frequency
Rx	Receive
TCXO	Temperature-Controlled Crystal Oscillator
Tx	Transmit
UART	Universal Asynchronous Receiver Transmitter

2. Overview

2.1 Application Descriptions

The CDMA Wireless Data Module is a complex consumer communications instrument that relies heavily on both digital signal and embedded processor technologies. The Wireless Data Modules manufactured by AnyDATA.NET support Code-Division-Multiple-Access (CDMA). This operates in the PCS spectrum.

In a continuing effort to simplify the design and to reduce the production cost of the Wireless Data Module, AnyDATA.NET has successfully developed the EMII-800. The EMII-800 is AnyDATA.NET's latest compact Wireless Data Module operating in the PCS spectrum. The EMII-800 contains a complete digital modulation and demodulation system for CDMA standards as specified in IS-95 A/B and IS-2000.

The subsystem within the EMII-800 includes a CDMA processor (MSM5100), an integrated CODEC with an ear piece and microphone amplifiers, and an RS-232 serial interface supporting forward link data communications at a rate of 153.6kbps.

The EMII-800 provides an external interface, that includes the standard RS-232 and Digital Audio.

The EMII-800 has the capability to power down unused circuits in order to dynamically minimize power consumption.

Restricted Distribution DO NOT COPY

2.2 Technical Specifications

2.2.1 General Specifications

PARAMETERS	DESCRIPTIONS
External Access	Code-Division-Multiple-Access (CDMA)
CDMA Protocol	IS-95A/B/C, IS-98A, IS-126, IS-637A, IS-707A
Data Rate	153.6Kbps
Transmit/Receive Frequency Interval	45MHz
Band Width	1.23MHz
Operating Voltage	DC 6V ~ 12V
Current Consumption	Stand by mode: Idle (55mA), Busy mode: 280mA (Max) at 12V
Operating Temperature	-30°C ~ +60°C
Frequency Stability	±300Hz
Antenna	Whip Antenna, 50ohm
Size	57 X 121 X 24mm with case
Weight	About 110g
External Interface	RS-232, Digital/Analog Audio, LCD, Keypad, Ringer

Restricted Distribution
DO NOT COPY

2.2.2 Receive Specifications

PARAMETERS	DESCRIPTIONS
Frequency Range	869.04 ~ 893.97 MHz
Sensitivity	Below –104 dBm
Interference Rejection	Single tone (-30dBm @900KHz): Below –101dBm Two tone (-43 dBm @900KHz and 1700KHz): Below –101dBm Two tone (-32 dBm @900KHz and 1700KHz): Below –90dBm Two tone (-21 dBm @900KHz and 1700KHz): Below –79dBm
Spurious Wave Suppression	Below –80dBc
Input Dynamic Range	-25 dBm ~ -104dBm

2.2.3 Transmit Specifications

PARAMETERS	DESCRIPTIONS
Frequency Range	824.04 ~ 848.97 MHz
Nominal Power	0.32 W
Minimum Controlled Output Power	Below –50dBm
Max Power Spurious	900KHz: Below –42dBc/30KHz 1.98MHz: Below –54dBc/30KHz

2.2.4 Standards

IS-95A/B/C: Protocol Between MS & BTS
IS-96A: Voice Signal Coding
IS-98A: Base MS Function
IS-126: Voice Loop-Back
IS-637: Short Message Service
IS-707: Data Service

Restricted Distribution
DO NOT COPY

2.3 Interface Diagram



Figure 2-1 Interface Block Diagram

Restricted Distribution
DO NOT COPY

2.4 EMII-800 General Features

Figure 2-2 EMII-800 General Features

2.5 Internal Module Features



Figure 2-3 Internal Module General Features (DTSS-800)

Restricted Distribution DO NOT COPY

3. PIN Description

3.1 8-Pin Male Modular Jacks (RS232 Standard)



Figure 3-1 Right Angle Modular Jacks (85503, Molex)

Molex (85503)	RS-232
Pin 1	RI
Pin 2	GND
Pin 3	DTR
Pin 4	CTS
Pin 5	TX
Pin 6	RTS
Pin 7	RX
Pin 8	DCD

Reference Plane: User (not the EMII-800)

Figure 3-1 Right Angle Modular Jacks Pin Description (85503,Molex 8P)

3.2 3-Pin Connector (Debugging)



Figure 3-2 Debugging Connector (5268, Molex 3P)

3.3 DC Power Connector



Figure 3-3 DC 12V Power Connector (5268, Molex 2P)

Restricted Distribution DO NOT COPY

4. Interface Descriptions

4.1 Overview

This chapter provides essential information that the user needs to understand, in order to convert the EMII-800 into a subscriber unit application. In addition, the internal signals that are necessary for the complete understanding of the UART interfaces are described below.

4.2 RS232 Interface (Standard)

The Universal Asynchronous Receiver Transmitter (UART) communicates with serial data that conforms to the RS-232 Interface protocol. The module inside the EMII-800 provides 3.0V CMOS level outputs and 3.0V CMOS switching input levels. All inputs have a 5.0V tolerance, but 3.0V or 3.3V CMOS logic compatible signals are highly recommended.

All the control signals of the RS-232 are active low, but the data signals, RXD and TXD, are active high. The UART has a 64 byte transmit (TX) FIFO and a 64 byte receive (RX) FIFO. The UART features hardware handshaking, programmable data sizes, programmable stop bits, and odd, even, no parity. The UART operates at a maximum bit rate of 115.2kbps.

NAME	DESCRIPTION	CHARACTERISTIC
DP_DCD/	Data Carrier Detect	Network connected from the module
DP_RI/	Ring Indicator	Output to host indicating coming call
DP_RTS/	Request to Send	Ready for receive from host
DP_TXD	Transmit Data	Output data from the module
DP_DTR/	Data Terminal Ready	Host ready signal
DP_RXD	Receive Data	Input data to the module
DP_CTS/	Clear to Send	Module output signal
GND	Signal Ground	Signal ground

Figure 4-1 UART Interface Pinouts

Restricted distribution DO NOT COPY

4.3 LEDs

The EMII-800 has four LEDs that indicate the status and functionality of the module inside. The PWR LED turns on when adequate power is supplied to the module, and the module is able to turn on. The SMS LED will turn on, if there is a SMS message or a voicemail message. After the user has read the SMS message or listened to the voicemail message, the SMS LED will turn off. When the module is in the traffic or conversation stage, the BUSY LED will be on. Shortly after the module has been turned on, the IDLE LED should turn on indicating that the module is in-service. This means that the module is within the range of the base station and is able to receive a signal from the base station.

5. Electrical Specifications

5.1 Absolute Maximum Ratings

Operating the module under conditions that exceed those listed in the Absolute Maximum Ratings table may result in damage to the module.

Absolute Maximum Ratings should be considered as limiting value. The module may not function properly and should not be operated if any one of the parameters is not within its specified operating range.

Table 5-1 Absolute Maximum Ratings

PARAMETER	MIN	MAX	UNITS
Storage Temperature	-40	+80	°C
Voltage On Any Input Pin	-	+20.0	V
Voltage On Any Output Pin	-	+10.0	V
Supply Voltage	-	+15	V
Initializing Current	100		mA
Drop	No damages after 60-Inch drop over concrete floor		

5.2 Recommended Operating Conditions

PARAMETER	MIN	MAX	UNITS
Supply Voltage	+6	+12	V
Operating Temperature	-30	+60	°C
Operating Humidity	95%(50°C) Relative Humidity		

5.3 Power Consumption

CONVERSATION	STANDBY	
	Idle	Sleep
280 mA (MAX)	55 mA	18 mA

Note: Power consumption measured with a supply voltage of 12V

5.4 Serial Interface Electrical Specifications

PARAMETER	MIN	TYP	MAX	UNITS
Input High Voltage	+1.7		+15.0	V
Input Low Voltage	-15.0		+1.2	V
Output High Voltage	+5.0	+6.0	+7.0	V
Output Low Voltage	-7.0	-6.0	-5.0	V

Restricted Distribution DO NOT COPY

6. Mechanical Dimensions

6.1 EMII-800 Outline



Units: mm

Restricted Distribution
DO NOT COPY

7. FCC Notice

This equipment has been tested and found to comply with the limits for a Class B digital device, pursuant to part 15 of the FCC Rules. These limits are designed to provide reasonable protection against harmful interference in a residential installation. This equipment generates, uses and can radiate radio frequency energy and, if not installed and used in accordance with the instructions, may cause harmful interference to radio communications. However, there is no guarantee that interference will not occur in a particular installation. If this equipment does cause harmful interference to radio or television reception, which can be determined by turning the equipment off and on, the user is encouraged to try to correct the interference by one or more of the following measures:

- Reorient or relocate the receiving antenna.
- Increase the separation between the equipment and receiver.
- *Connect the equipment into an outlet on a circuit different from that to which the receiver is* connected.
- Consult the dealer or an experienced radio/TV technician for help.

Restricted Distribution
DO NOT COPY